CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - verilog 数码管

搜索资源列表

  1. verilogiic1121

    0下载:
  2. i2c的verilog程序,通过写入eeprom再读出并在seg数码显示管上显示来进行验证-i2c' s verilog program eeprom read by writing out and in the seg digital display tube display to verify
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:473740
    • 提供者:zhangjian
  1. pinglvji

    0下载:
  2. Verilog HDL 实现频率计,数码管显示1~9999Hz 开发环境ISE14.7-Verilog HDL frequency meter, digital tube display 1~9999Hz Development environment ISE14.7
  3. 所属分类:Other systems

    • 发布日期:2017-12-20
    • 文件大小:3815424
    • 提供者:王春城
  1. DS18B20

    0下载:
  2. 实现verilog读取温度,在数码管上显示出来,与DS18B20通信,(tempture DS18B20 VERILOG HDL)
  3. 所属分类:其他

  1. seg

    0下载:
  2. 基于verilog语言的74HC595程序,适用于驱动单个四位数码管(Four bit digital tube driver)
  3. 所属分类:嵌入式/单片机编程

    • 发布日期:2018-04-22
    • 文件大小:1024
    • 提供者:Lerry
  1. 6b9074ce1a0287439b03d7463ac22bb3

    0下载:
  2. 测温,数码管显示,基于FPGA 的verilog程序,基于DS18B20(Temperature measurement)
  3. 所属分类:嵌入式/单片机编程

    • 发布日期:2018-04-29
    • 文件大小:2048
    • 提供者:庄杰
  1. 6进制计数器

    1下载:
  2. 使用Verilog编写的六进制计数器,且可以在七段数码管显示对应的数值
  3. 所属分类:其它程序

  1. 071162程序

    1下载:
  2. 设计一个用于篮球比赛的定时器。要求: (1)定时时间为24秒,按递减方式计时,每隔1秒,定时器减1; (2)定时器的时间用两位数码管显示; (3)设置两个外部控制开关,开关K1控制定时器的直接复位/启动计时,开关K2控制定时器的暂停/连续计时;当定时器递减计时到零(即定时时间到)时,定时器保持零不变,同时发出报警信号,报警信号用一个发光二极管指示。 (4)输入时钟脉冲的频率为50MHz。 (5)用Verilog HDL语言设计,用Modelsim软件做功能仿真,用Quartus II综
  3. 所属分类:其他

    • 发布日期:2020-03-30
    • 文件大小:1972224
    • 提供者:严老板
« 1 2 ... 15 16 17 18 19 20»
搜珍网 www.dssz.com