CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - vhdl编程

搜索资源列表

  1. vhdlrule

    0下载:
  2. 详细介绍vhdl编程,花了好大力气找到,很有用,适合初学者-Vhdl programming details, it took great efforts to find, very useful for beginners
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-29
    • 文件大小:182168
    • 提供者:谭坤
  1. myprojects

    0下载:
  2. 同步数字复接的设计及其FPGA实现 在简要介绍同步数字复接基本原理的基础上,采用VHDL语言对同步数字复接各组成模块进行了设计,并在ISE集成环境下进行了设计描述、综合、布局布线及时序仿真,取得了正确的设计结果,同时利用中小容量的FPGA实现了同步数字复接功能。 基群速率数字信号的合成设备和分接设备是电信网络中使用较多的关键设备,在数字程控交换机的用户模块、小灵通基站控制器和集团电话中都需要使用这种同步数字复接设备。近年来,随着需要自建内部通信系统的公司和企业不断增多,同步数字复接设
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-11
    • 文件大小:2397735
    • 提供者:chenysh
  1. QPSK

    1下载:
  2. OFDM系统中的QPSK调制,实用verilog编程,用于FPGA设计-for ofdm system
  3. 所属分类:VHDL编程

    • 发布日期:2014-01-05
    • 文件大小:800
    • 提供者:周美红
  1. CPLD_USB

    0下载:
  2. :CPLD 可编程技术具有功能集成度高、设计灵活、开发周期短、成本低等特 点。介绍基于ATMEL 公司的CPLD 芯片ATF1508AS 设计的串并转换和高速 USB 及其在高速高精度数据采集系统中的应用-: CPLD programmable technology with a high degree of functional integration, design flexibility, short development cycle, and low cost. ATMEL-b
  3. 所属分类:USB develop

    • 发布日期:2017-03-30
    • 文件大小:185958
    • 提供者:简单
  1. 100VHDLexample

    0下载:
  2. VHDL编程中常用到的100个例子的源程序包括四输入多路器,信号驱动源,寄存/计数器等,使用非常方便。-VHDL programming of commonly used example of the source 100 includes a four-input multiplexer, the signal driver source, storage/counter, etc., very convenient to use.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:326802
    • 提供者:张兆伟
  1. Eat_beans_on_the_8086_games

    0下载:
  2. 本项目在FPGA上生成8086指令兼容的软核以及外设,并在此基础上跑通pc机上古老但是仍然有趣的吃豆子PACMAN游戏, 作为本科微机原理课程的实验。 通过本项目,学生可以学习到8086的基本结构, 在TurboC下如何进行嵌入式C语言编程,汇编语言, 计算机组成等基本原理, 有独立设计基于8086的SOC软硬件的能力。-The project generated in the FPGA on the 8086 Directive, as well as soft-core-compatible
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-21
    • 文件大小:6281343
    • 提供者:xiaoxu
  1. DDSckkc

    0下载:
  2. 以把直接数字频率合成(DDS)看成这样一种技术,它能用数字值形式的信号控制正弦波的频率。最简单的DDS电路包括一个二进制计数器,一个以等间隔正弦波值进行全波编程的ROM,以及一个数模转换器,用于将存储的正弦波值转换为电压。计数器的时钟频率决定了正弦波的频率,但这 -To the Direct Digital Synthesis (DDS) as such a technology, it can use the digital value of the form of the frequen
  3. 所属分类:Screen Saver

    • 发布日期:2017-04-02
    • 文件大小:199284
    • 提供者:huangz
  1. vhdl

    0下载:
  2. 循环码编译码程序,用c语言编程的 该for 循环计算码组的后3 个码元-Cyclic code encoding and decoding procedures, with c language programming cycle of the calculation of the code group for the three yards after the yuan
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-05-14
    • 文件大小:13290
    • 提供者:小小
  1. AD_ctrl

    1下载:
  2. 用VHDL编程实现的基于FPGA的adc0809和ad1674的控制模块,做数据采集的朋友可以看一下。-VHDL Programming with FPGA-based control adc0809 and ad1674 modules, data acquisition so friends can see.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1764
    • 提供者:jia
  1. 9999jishu

    0下载:
  2. VHDL语言编程,7段共阴数码管显示(四个数码管) 其中使用的是进程语句,使用MAX+puls编程。-VHDL language programming, a total of 7 negative digital display (four digits) which is used in the process of language, the use of MAX+ puls programming.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1149
    • 提供者:liliang
  1. EDA

    0下载:
  2. EDA技术及应用课件(PPT)包括可编程逻辑器件、MAXPLUS设计软件的应用、硬件描述语言VHDL、multisim2001设计软件的应用、protel 99SE电路原理图设计、Protel 99SE电路板图设计 -Technology and Application of EDA software (PPT), including programmable logic devices, MAXPLUS design software applications, hardware des
  3. 所属分类:Other Embeded program

    • 发布日期:2017-05-16
    • 文件大小:4124038
    • 提供者:于银
  1. EXP4_sec

    0下载:
  2. 秒表 4个7数码管中的任何一个显示任意按键按下的次数。初始值为0,当计数到9时,下一次数值为0。利用Verilog HDL语言,编程实现上述功能。-Stopwatch
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:504335
    • 提供者:dsds
  1. CCD_Verilog_1014

    0下载:
  2. 数据采集系统中用CPLD驱动CCD的驱动程序,用于对CPLD编程。-Data Acquisition System with CCD drive CPLD driver for CPLD programming.
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-02
    • 文件大小:6080
    • 提供者:lihui
  1. VGA_move

    0下载:
  2. 基于FPGA的控制显示器程序。通过VHDL编程,下载到FPGA实验箱上。-FPGA-based process control monitor. Through the VHDL program, downloaded to test me on the FPGA.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:359230
    • 提供者:王瑀
  1. UART(FPGA)

    0下载:
  2. 基于现场可编程逻辑器件(FPGA)使用VHDL语言QuartusII实现UART通讯-Based on field programmable logic device (FPGA) using VHDL language QuartusII achieve UART communications
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-23
    • 文件大小:14762
    • 提供者:刘磊
  1. vhdl_design

    0下载:
  2. 介绍VHDL编程技巧,注意事项的好资料。适合接触过vhdl一段时间的人-Introduction VHDL programming skills, good attention to information issues. Vhdl for some time to come into contact with people
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:177109
    • 提供者:李超
  1. VHDL

    0下载:
  2. 这是学习VHDL语言很好的电子书,对VHDL语言的编程规则作了很详尽的讲解,源码例子解释也相当详细-This is a very good learning VHDL language e-books, on the rules of VHDL programming language had a very comprehensive presentation, source code is also a fairly detailed explanation of examples
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-08
    • 文件大小:1967817
    • 提供者:may
  1. VHDLWINL

    0下载:
  2. 本文阐述了VHDL编程语言的一些容易被忽视的编程规范和细节-In this paper, VHDL programming language easily overlooked some of specifications and programming details
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:26458
    • 提供者:zhangchen
  1. SHUZIZHONGVHDL

    0下载:
  2. 多功能数字钟的VHDL编程实现,有与其他数字钟不同的秒表,闹钟等更多功能-Multi-function digital clock of VHDL programming, digital clock with other different stopwatch, alarm clock function, such as more
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:29289
    • 提供者:赵彪
  1. VHDLerror

    0下载:
  2. 介绍了在使用FPGA进行设计时,出现的VHDL编程错误-Introduced to the use of FPGA design, VHDL programming error occurred
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:652100
    • 提供者:钟桂东
« 1 2 ... 7 8 9 10 11 1213 14 15 16 17 ... 41 »
搜珍网 www.dssz.com