CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - vhdl 数码管

搜索资源列表

  1. maxshiyan

    0下载:
  2. 大学vhdl语言实验大全,基于max-plus2平台,内有8-3译码器,8位加法器,数字钟,数码显示,74ls138,8,4位计数器,d,rs触发器,加法器,交通灯等,此原码基于长江大学可编程器件实验箱,如要运行在其他平台上需要重新定义管脚-University VHDL language experiment Daquan, based on the max-plus2 platform within 8-3 decoder, 8 Adder, digital clock, digital d
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:865899
    • 提供者:田晶昌
  1. LED

    0下载:
  2. 用VHDL 语言描述度7段LED数码显示管,其开发均在FPGA中-using VHDL descr iption of 7 degrees LED digital display tubes, which were developed in FPGA
  3. 所属分类:其它

    • 发布日期:2008-10-13
    • 文件大小:123327
    • 提供者:侯同
  1. cordic

    0下载:
  2. 基于VHDL语言编写,可下载到FPGA板子上实现的cordic算法实现的设计,并用该算法实现sin和cos的计算,计算结果显示在数码显示管上,已包含按键防抖动功能的实现。-Based on VHDL language, can be downloaded to the the cordic algorithm implemented in the FPGA board to achieve the design and calculation of sin and cos using this
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-11-11
    • 文件大小:5120
    • 提供者:momo
  1. FPGA_exp2

    0下载:
  2. 调节数码管显示的文件,适用于CYCLONE II 开发板, 用VHDL语言编写,非常适合移植进数字钟中以实现调节时间的功能。 多模块设计简单明了。-Adjust digital display files for CYCLONE II development board, using VHDL language, it is very suitable for transplantation into digital clock to realize the function of regula
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-15
    • 文件大小:6803456
    • 提供者:陈俊奕
  1. Example4

    0下载:
  2. 八位七段数码管动态显示电路设计 使用的是两个四位一体、共阴极七段数码管 学习 VHDL 的 CASE 语句及多层次设计方法-Dynamic eight seven-segment LED display circuit design uses two one four, 7-segment LED common learning CASE statement VHDL design methods and the multi-level
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-25
    • 文件大小:3068
    • 提供者:贺泽伟
  1. 1

    0下载:
  2. 实现两个乘数为1-3的乘法,输入利用拨码开关控制,输出结果在数码管上显示,编程语言为VHDL-To achieve a multiplier of two for the multiplication of 1-3, the use of dial switch control input, the output results in the digital tube display, programming language for VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-15
    • 文件大小:260096
    • 提供者:殷祥
  1. 18b20

    0下载:
  2. ds18b20实现温度采集 数码管显示 用vhdl语言编写-Ds18b20 realize temperature acquisition digital tube display with vhdl language
  3. 所属分类:Communication

    • 发布日期:2017-12-13
    • 文件大小:2059
    • 提供者:zjcmudala
  1. led_flsah

    0下载:
  2. VHDL语言实现数码管动态显示,修改引脚即可下载实现-The VHDL language implements the digital tube dynamic display
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-17
    • 文件大小:457728
    • 提供者:何婷
  1. EDA实验程序

    0下载:
  2. VHDL语言编写简单EDA实验程序,如数字钟,,译码器,,动态扫描数码管(VHDL language, simple EDA experimental procedures)
  3. 所属分类:文章/文档

    • 发布日期:2017-12-18
    • 文件大小:15360
    • 提供者:折叠时光
  1. D4W2adder

    0下载:
  2. 数码管动态显示VHDL代码。。。。。。。。。。(Digital tube dynamic display VHDL code)
  3. 所属分类:网络编程

    • 发布日期:2018-01-01
    • 文件大小:3072
    • 提供者:zxc12
  1. epm240_example

    0下载:
  2. VHDL代码,共10个程序,分别是1分频器2状态机3计数器4拨码开关对应数码管显示5键盘及显示6键盘显示7交通灯8汉字滚动9ADC0804直流采样和显示10正弦波发生器(A total of 10 procedures, namely, 1 frequency dividers, 2 state machines, 3 counters, 4 dial switches, corresponding to digital tube display 5 keyboard and display 6
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-22
    • 文件大小:315392
    • 提供者:girl_lily
  1. 16进制计数器

    0下载:
  2. 在Quartus2的平台上,利用VHDL语言实现16进制计数器的功能,仿真成功,并能在硬件平台的数码管上显示0到15的计数。
  3. 所属分类:源码下载

  1. 4乘4键盘扫描控制器

    2下载:
  2. 1. 键值采用16进制编码,即16个按键分别对应显示16进制数 0~F,按键对应关系如下:最上面一行从左至右依次为0~3, 第二行从左至右依次为4~7,第三行从左至右依次为8~B,最 下面一行从左至右依次为C~F,其中b、d显示为小写,其他字 母大写; 2. 按键按下时显示当前键值并保持,直到下一按键被按下时更新 显示; 3. 只有按键被按下时蜂鸣器发出按键音,放开后蜂鸣器不发声。 4. 每个按键对应不同的按键音。(1. The key value is encoded in hexadecim
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2020-06-13
    • 文件大小:3444736
    • 提供者:Minbadly
« 1 2 ... 23 24 25 26 27 28»
搜珍网 www.dssz.com