搜索资源列表
pll
- 摘要:叙述了全数字锁相环的工作原理,提出了应用VHDL 技术设计全数字锁相环的方法,并用复杂可编程逻辑器件CPLD 予以实现,给出了系统主要模块的设计过程和仿真结果。-Abstract: This paper describes the working principle of an all-digital phase-locked loop is proposed application VHDL technical design an all-digital phase-locked loo
IFFT
- 802.11a中的IFFT模块的IP核实现-IFFT in 802.11a systems
1602huibianchengxu
- 用VHDL语言实现LED模块的显示字符功能 适合于初学者使用 -VHDL language implementation with LED display modules suitable for beginners to use character functions
RSverilog
- RS译码主要模块的verilog代码,很有用也很实用的,需要的一定要看哦-RS decoding main modules of the verilog code, very useful and very useful, and we need to look at Oh sure
OFDM
- OFDM是3G的关键技术之一。此代码实现了OFDM的各模块,并附有文档说明OFDM的原理和技术。-OFDM is the key 3G technologies. This code implements the various modules of the OFDM, along with documentation OFDM principles and techniques.
BUJINDIANJI
- 步进电机控制模块,步进电机控制模块。VHDL描写的步进电机控制模块-Stepper motor control module, stepper motor control module. VHDL descr iption of the stepper motor control module
dds
- 采用 DDS技术 ,利用 FPGA 芯片来实现以 DDS模块为核心的正弦波形产生系统 的形成过程-Using DDS technology, the use of FPGA chips to achieve the core module DDS sine wave-shaped formation process of generating system
Interface
- 基于FPGA环境下ISA总线模块程序实现,已通过调试-FPGA-based ISA bus module environment program implementation, has passed the commissioning
StepperMotorports
- 基于FPGA环境下步进电机控制模块程序实现-FPGA-based stepper motor control module Environment Program Realization
TEST_NANDFLASH
- 典型NANDFLASH功能模块描述,扩展外部存储器时可有效运用-Typical NANDFLASH functional modules described, extending the effective use of external memory when
dianziqin
- 这个程序是利用Quartus II编写的利用数控分频器设计硬件电子琴,主系统由3个模块组成,顶层设计文件内部有三个功能模块:SPEAKER.VHD 和TONE.VHD和NoteTabs.vhd。模块TONE是音阶发生器,模块SPEAKER中的主要电路是一个数控分频器,NOTETABS模块用于产生节拍控制和音阶选择信号。-This program is the use of Quartus II design prepared by the use of CNC divider hardware
CF_Card
- CF卡的驱动程序 内附quartus功能模块-CF card driver included quartus function module
AD7656_Tri
- 触发AD7656进行双路采样的触发控制模块 内附QUARTUS生成的bsf文件-AD7656 Dual Trigger to trigger the control module sample included QUARTUS generated bsf file
nco
- 基于DSP builder搭建的DDS模块,可以用在数字下变频中的NCO等-Based on DSP builder to build the DDS module can be used in digital down-conversion of the NCO, etc.
watchdog
- 看门狗定时器Verilog源码;用于MCU的辅助模块,定时特定的时间来做硬件复位,是用于避免固件跑死的一个机制。-Watchdog verilog source.
taxi
- 介绍了出租车计费器系统的组成及工作原理,简述了在EDA平台上用单片CPLD器件构成该数字系统的设计思想和实现过程。论述了车型调整模块、计程模块、计费模块、译码动态扫描模块等的设计方法与技巧。-Introduced a taxi meter system, the composition and working principle outlined in the EDA platform, with the single-chip CPLD devices constitute the digit
63535312DCTofJPEG
- 用verilog代码实现JPEG压缩编码过程中的DCT模块,用移位加法实现了乘法-Verilog code using JPEG compression encoding process to achieve the DCT module, with the shift to achieve the multiplication addition
Chapter1-5
- 第一章到第五章的代码 本书通过100多个模块实例,详细地讲解了Verilog HDL程序设计语言,全书共分13章,内容涉及VerilogHDL语言基本概念、建模、同步设计、异步设计、功能验证等,实例包括各种加法器/计数器、乘法器/除法器、编码器/译码器、状态机、SPIMaster Controller、I2C Master controller、CAN ProtocolController、Memory模块、JPEG图像压缩模块、加密模块、ATA控制器、8位RISC-CPU等及各个实例
Chapter11-13
- 第十一章到第十三章的代码 本书通过100多个模块实例,详细地讲解了Verilog HDL程序设计语言,全书共分13章,内容涉及VerilogHDL语言基本概念、建模、同步设计、异步设计、功能验证等,实例包括各种加法器/计数器、乘法器/除法器、编码器/译码器、状态机、SPIMaster Controller、I2C Master controller、CAN ProtocolController、Memory模块、JPEG图像压缩模块、加密模块、ATA控制器、8位RISC-CPU等及各个
fifo
- 这是一个用VHDL编写FIFO模块,已经通过测试-fifo