搜索资源列表
FPGA_QPSK
- 本设计是基于FPGA技术来实现QPSK 数字调制传输系统。通过VHDL语言基于 FLEXlOK芯片完成了QPSK数字调制系统 的调制与解调模块、位同步信号恢复模块、 帧同步信号提取模块，数据采集模块、数据 恢复等模块的设计与仿真。-This design is based on FPGA technology to achieve QPSK Digital modulation transmission system. Based on the VHDL language
Fibonacci
- （1） clkdiv 模块：对50MHz 系统时钟 进行分频，分别得到190Hz，3Hz 信号。190Hz 信号用于动态扫描模块位选信号，3Hz 信号用于fib 模块。 （2） fib 模块：依据实验原理所述Fibonacci 数列原理，用VHDL 语言实现数列 （3） binbcd14：实现二进制码到BCD 码的转换，用于数码管显示。 （4） x7segbc：采用动态扫描，使用4 位数码管依次显示Fibonacci 数列数据。 实验采用3Hz 频率来产生Fibonacci
dig_watch
- fpga实验，基于VHDL语言的数字跑表设计，其中包含有存储模块。-Fpga experiment, the digital stopwatch designed based on VHDL language, which contains a storage module.
led_river
- FPGA实验，基于VHDL语言的流水灯程序设计，采用分模块设计思路。下载到板子上测试通过。-FPGA experiment, water lamp program design based on VHDL language, using modular design train of thought.Downloaded to the board on the test pass.
FPGA_exp2
- 调节数码管显示的文件，适用于CYCLONE II 开发板， 用VHDL语言编写，非常适合移植进数字钟中以实现调节时间的功能。 多模块设计简单明了。-Adjust digital display files for CYCLONE II development board, using VHDL language, it is very suitable for transplantation into digital clock to realize the function of regula
fdiv_test_isim_beh
- VHDL主要用于描述数字系统的结构、行为、功能和接口。除了许多具有硬件特性的句子外，VHDL语言形式、描述风格和语法与一般计算机高级语言非常相似。VHDL的程序结构是一个工程设计，或设计实体（可以是一个组件，一个电路模块或一个系统）被划分为外部（或可见部分，和端口）和内部（或不可视）-VHDL is used primarily to describe the structure, behavior, function, and interface of digital systems. In
Freq_gen
- VHDL语音写的标准分频模块，在vivado开发环境下运行-VHDL voice write standard frequency module, run in vivado development environment
SPI
- 使用VHDL写的SPI Master模块(Using the SPI Master module written in VHDL)
UART_FPGA
- 使用VHDL写的UART收发模块，测试功能正常(Using VHDL to write the UART transceiver module)
HDB3
- 按照要求对“数字基带信号HDB3译码器设计与建模”进行逻辑分析，了解HDB3译码器译码原理，了解各模块电路的逻辑功能，设计通信系统框图，画出实现电路原理图，编写VHDL语言程序，上机调试、仿真，记录实验结果波形，对实验结果进行分析。(In accordance with the requirements of the logical analysis of the design and modeling of the digital baseband signal HDB3 decoder, H
至简设计法--篮球倒计时
- 24秒计时器的FPGA实现，分三个模块并内分别附上VHDL程序(24-second timer FPGA implementation)
RFID
- 用于对单片机上RFID模块的驱动，VHDL语言，硬件编程。(It is used to drive the RFID module on single chip microcomputer, VHDL language and hardware programming.)
LDPC码编译码算法的研究与实现_李会雅
- 本文首先介绍了几种LDPC码的编译码算法，同时推导了译码错误概率和密度进化 过程，讨论了信道参数的门限效应。接着对LDPC码二分图中长度为4的环进行了深入 研究，提出了一种LDPC码校验矩阵的消4一环生成算法，采用Matlab和VC++融合编程 方式，完成了此算法的程序设计。此算法不仅可生成二进制LDPC码的校验矩阵，并且 对算法修正后，也可生成多进制LDPC码的校验矩阵。采用此算法后可避免LDPC码译 码过程中的重复迭代，显著提高了短帧LDPC码的误比特率性能。同时对不同参数对 L
数字预失真
- 采用VHDL编写的数字预失真模块，主要用于提高功放效率