搜索资源列表
pi_ctrl
- VHDL实现PI调节的算法。内部使用整数计算，避开了浮点数的运算。仿真结果正确
ALU.zip
- VHDL实现cpu核心逻辑与运算单元模块的实现，完成4bit*4bit输入8bit输出的运算，可做加减乘除逻辑移位6种操作,the implementation of Arithmetic and logic unit based on VHDL, can do as the adder,subtractor,multiplier,divider,shifter and logic operation.
zuyuankeshe.rar
- 计算机组成原理课程设计，用VHDL语言实现的加减乘运算以及移位操作。,Principles of curriculum design computer components, using VHDL language, as well as the addition and subtraction multiplication shift operation.
s
- 基于VHDL的选择运算器，可以通过选择端选择加减与或四种运算，每个时钟周期刷新结果一次。注释已给出。-The choice of VHDL-based computing device, you can choose by selecting the side addition and subtraction with or four kinds of operations, the results of one per clock cycle refresh. Note has been gi
mul
- 八位乘法器的VHDL程序，按照乘法的运算规则利用分支语句判断所有情况，最后累加求的结果-8 multiplier VHDL programs, in accordance with rules of multiplication operations to determine all the circumstances of the use of a branch statement, the final cumulative result of demand
cpu
- vhdl编的cpu，自己的课程验收实验，微指令实现，流程详细。存储，加减基本运算均有，乘法使用位移相加法得到。其中excel有微程序控制信号的编码，储存ram编写，控制器rom编写等-vhdl code of cpu, its acceptance test program, microcode implementation process in detail. Storage, addition and subtraction are the basic operations, multipl
Hardware_Multiplier
- 用VHDL写的硬件乘法器，以及测试过了，一个时钟周期内完成乘法运算。被乘数、乘数的宽度通过通用属性GENERIC参数改变而轻松改变，硬件除法器也快好了。-Written by VHDL hardware multiplier, and tested, and a clock cycle multiplication. Multiplicand, multiplier width parameter changes through the common property of GENERIC an
fudianshuyunsuan
- 介绍一组浮点数的运算代码，包括加减乘除运算的VHDL代码实现-Introduced a set of floating-point code of the operation, including addition and subtraction multiplication and division operations to achieve the VHDL code
MIPScpu
- MIPS处理器VHDL代码，实现加法，减法乘除等运算，可综合-MIpscup vith vhdl
altera_Sine_CosineusingtheCORDICalgorithm
- 计算机算术是微处理器运算的数学基础,其中一个非常重要的部分就是超越函数的计算问题。数学函数的VHDL实现-Computer arithmetic is a microprocessor based on mathematical computing, in which a very important part is the calculation of transcendental function. VHDL realization of mathematical functions
VHDLdanpianji
- 本文首先对MCS8051单片机的原理进行介绍和分析；接着介绍使用EDA技术，用VHDL语言完成了8051单片机的设计工作；MCS8051单片机的CPU和数模转换器的设计运用了算术逻辑单元ALU算术运算的算法实现和控制单元的状态机；以及数模转换器的∑-△调制方法的实现。通过如上的算法实现，可以看出VHDL语言在算法级的设计上具有很多的优势和特点。使用EDA技术设计的结果既可以用FPGA／CPLD来实施验证，也可以直接做成专用集成电路(ASIC)。-VHDL
cpu
- 16位元浮点数CPU,可作运算,以VHDL编写-16-bit floating point CPU, can be used for computing in order to prepare VHDL
butterfly
- 蝶形运算的VHDL代码，可以实现，没验证-VHDL code butterfly operations can be achieved, no authentication
Paralleladder
- 并行加法器VHDL代码，可实现五位加法运算-VHDL code parallel adder
arithmetic
- 在Verilog环境下实现简单的数学逻辑运算从而更好的了解 VHDL的编程风格-arithmetic
cic_bf
- vhdl编写的梳妆滤波器和蝶形运算的算法。蝶形计算通过调用fpga内部的乘法器实现。-dressing prepared vhdl butterfly filters and computing algorithms. Butterfly calculation by calling the multiplier to achieve within the fpga.
lunwen
- 潘明海 刘英哲 于维双 (论文) 中文摘要： 本文讨论了一种可在FPGA上实现的FFT结构。该结构采用基于流水线结构和快速并行乘法器的蝶形处理器。乘法器采用改进的Booth算法，简化了部分积符号扩展，使用Wallace树结构和4-2压缩器对部分积归约。以8点复点FFT为实例设计相应的控制电路。使用VHDL语言完成设计，并综合到FPGA中。从综合的结果看该结构可在XC4025E-2上以52MHz的时钟高速运行。在此基础上易于扩展为大点数FFT运算结构。 -Pan Mingha
test4adder
- 用VHDL实现的加法器，可以进行减法运算，运算结果通过数码管显示，由于设计时的按键较少，所以运算的范围比较小，只能计算64以内的加减法运算，可以作为学习资料来参考。-Adder using VHDL implementation can be carried out subtraction, calculation resulted in the adoption of digital tube display, due to the design of the keys relatively
cpusample
- VHDL编写的CPU仿真程序。 能进行CPU仿真，加法乘法运算等。 里面包含相关课件。-CPU emulation program written in VHDL. CPU emulation can be carried out, addition multiplication and so on. Which contains the relevant courseware.
TheDifferencebetweenVHDlandVerologHDL
- VHDL与Verolog HDL具体的不同，包括整体结构，数据对象及类型，运算符号，语句子结构，附加结构等-The Difference between VHDl and Verolog HDL