搜索资源列表
cpu-16-vhdl
- 16位cpu的vhdl源代码。 自己看看,没有注释。-16 cpu vhdl the source code. See for yourself, not Notes.
mc8051-VHDL
- VHDL实现 8051 CPU核 Oregano Systems 8-bit Microcontroller IP-Core-VHDL 8051 CPU nuclear Oregano Systems 8-bit Mic rocontroller IP-Core
cpu-leon3-altera-ep1c20
- 一个使用VHDL设计的具有强大功能的32位CPU,这个文件包含了在Altera公司的ep1c20 FPGA的位码文件和配置文件,可以直接下载使用!
cpu-leon3-altera-ep2s60-ddr
- 一个使用VHDL设计的具有强大功能的32位CPU,这个文件包含了与之配套的DDR控制器程序!
cpu-leon3-xilinx-ml505
- 一个使用VHDL设计的具有强大功能的32位CPU,这个文件包含了在Xilinx公司的ml505 FPGA上的位码文件和配置文件,可以直接下载使用!
cpu-leon3-gr-pci-xc2v3000
- 一个使用VHDL设计的具有强大功能的32位CPU,这个文件包含了与之配套的PCI位码文件及配置程序。
CPU
- 用VHDL编写的简单的CPU程序,可以实现加法,移位以及跳转等等功能
VHDL-XILINX-EXAMPLE26
- [VHDL经典设计26例]--在xilinx芯片上调试通过--[01--1位全加器][02--2选1多路选择器][03--8位硬件加法器][04--7段数码显示译码器][05--8位串入并出寄存器][6--8位并入串出寄存器][7--内部三态总线][8--含清零和同步时钟使能的4位加法计数器][9--数控分频器][10--4位十进制频率计][11--译码扫描显示电路][12--用状态机实现序列检测器的设计][13--用状态机对ADC0832电路控制实现SIN函数发生器][14--用状态机实现AD
cpu
- vhdl代码实现8位cpu功能,包含自编写指令序列
CPU
- 用VHDL编的简易CPU,可完成加减乘法移位等功能
CPU
- 简单的16位CPU的VHDL设计 vhdl代码和cpu设计过程
cpu
- 实现了CPU的基本功能,含加减乘除等运算的实现,VHDL版
LC3-VHDL-another
- 另一套LC3 CPU VHDL源码及设计文档,对LC3进行了一些取舍和改造,比如NZP改为NZC,更贴近现实CPU硬件架构。按照ASM进行VHDL编码,更适合数字设计初学者学习。
8-cpu
- 8位CPU的VHDL设计,16条指令系统,以及部分测试代码,开发工具是quartusii_60_pc
8051source_2_8
- 这是兼容的8051 VHDL CPU实现,应该不算侵权吧。 上帝保佑!-This is compatible CPU 8051 VHDL, it is not a tort. God bless!
基于VHDL的CPU程序
- 可实现加 减 与 或 非 移位功能的用vhdl语言编写可仿真的CPU程序
CPU设计
- 用VHDL设计的一个16为CPU,内有开发文档以及源代码
MIIPS CPU VHDL源代码
- 该文件是一个较简单的MIIPS CPU的Verilog 源代码
LPT.rar
- 实现开漏输出的并口,支持3.3V或5V,支持FPGA 的PS 配置功能。8位配置数据 自动移位输出,输入时钟24MHz,产生1MHz配置时钟。8位CPU数据总线接口, 11位地址总线。支持IO 的置位清除功能。,The realization of open-drain output of the parallel port, support 3.3V or 5V, support for FPGA configuration of the PS function. 8-bit config
RISC_8.rar
- 经过验证的8位RISC-CPU源代码,verilog代码,附:汇编测试源代码,而且测试通过。,Verified 8 RISC-CPU source code, verilog code, attached: the compilation of the test source code, and test.