当前位置：
首页 资源下载
搜索资源 - vhdl digital clock
搜索资源列表
-
0下载：
digital clock display
-
-
0下载：
Digital clock using vhdl
By. Drmody
-
-
0下载：
用VHDL语言设计数字钟.实现以下功能：正常走表，时间设置，闹钟设置，整点报时，闹钟提醒。-Digital clock using VHDL language . Achieve the following functions: normal walking table, time settings, alarm settings, the whole point timekeeping, alarm.
-
-
1下载：
基于CPLD实验板的多功能数字钟设计，运用VHDL编写程序-Multifunction digital clock design based on CPLD experimental board, the use of VHDL programming
-
-
0下载：
数字电子钟的VHDL硬件描述语言实现，可以用quaturs软件实现。-digital clock based on VHDL
-
-
0下载：
1、 了解数字钟的工作原理。
2、 进一步熟悉用VHDL语言编写驱动七段码管显示的代码。
3、 掌握VHDL编写中的一些小技巧。 -1, to understand digital clock works. 2, more familiar with the use of VHDL language driver seven segment display code. 3, master VHDL prepared some of the tips.
-
-
0下载：
用VHDL编写的数字钟，可以走时，读秒，用作闹铃，整点报时-Using VHDL digital clock, you can take time, countdown, for alarm, hourly chime, etc.
-
-
1下载：
数字钟设计 用VHDL实现一个50MHZ到1HZ的分频器，利用Quartus II进行文本编辑输入和仿真硬件测试。实现一个60进制和24进制的计数器。测试成功。-Digital clock design using VHDL a 50MHZ to 1HZ divider using Quartus II simulation for text input and editing hardware test. Achieve a 60 hex and 24 hex counter. Test wa
-
-
0下载：
Project of digital clock made in vhdl code.
-
-
0下载：
基于vhdl的数字时钟，可以定时报警，可以调分钟，小时-Based vhdl digital clock, timer alarm, you can tune in minutes, hours
-
-
0下载：
基于VHDL的数字时钟设计，可以调时间，并且可以设置四个闹钟时间，中和很多VHDL的基本程序，对初学者很有用-VHDL-based digital clock design, you can adjust the time, and you can set four alarm time, and in a lot of VHDL basic procedures, useful for beginners
-
-
0下载：
基于FPGA的数字时钟设计，时钟可以按设定好的时间进行自动计时，FPGA板子上可以显示相应的时钟数字，是数字电路课程的一个课程设计，也是对于VHDL语言的一个熟悉过程.-FPGA-based digital clock design, the clock can be a good time to set automatic timing, FPGA board clock can display the corresponding figure is a digital circuit des
-
-
0下载：
本设计选用 ALTERA 公司的 EP1C12Q240C8 芯片，利用 VHDL 语言采用自
顶向下的方法在 Quartus Ⅱ环境下完成了数字钟的设计，最后在实验箱上进行测
试。该数字钟包含的功能有计时、显示星期、校时校分、清零、整点报时、音乐
闹铃。-The design uses the silicon chip EP1C12Q240C8 produced by the company of
ALTERA. And with the help of VHDL, the de
-
-
0下载：
用FPGA实现数字钟功能，用VHDL语言编写，含有课程设计报告-FPGA digital clock
-
-
0下载：
设计一个数字钟，使用vhdl语言进行编写，以上是源程序-The design of a digital clock, using VHDL language, the above is the source
-
-
0下载：
Digital clock vhdl code
-
-
0下载：
vhdl文件，实现数字钟，以及其顶层设计图-This package contains the VHDL file, can realize the digital clock, contains the top-level design
-
-
0下载：
数字钟可以实现整点响铃，预置数，十二小时24小时切换(Digital clock can achieve the whole point of the bell)
-
-
0下载：
数字时钟，用VHDL语言设计，能调时间，整点响铃(Digital clock, designed in VHDL language, can adjust the time, the whole bell ring)
-
-
0下载：
用VHDL完成的数字钟设计。可选24h与12h两种时制，运用到按键消抖。(The digital clock is designed with VHDL. Optional 24h and 12h two kinds of time system, apply to the button to shake.)
-
«
1
2
34
5
6
7
8
9
10
...
20
»
