CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - vhdl encoder

搜索资源列表

  1. 2

    0下载:
  2. 里面有四个vhdl源程序 分别为状态机 三位表决器 和交通灯 优先编码器-There are four VHDL source code for the state machine, respectively, the three voting machines and traffic lights priority encoder
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:12029
    • 提供者:邓法群
  1. bianma

    0下载:
  2. 基于VHDL设计的在quarters2上的循环码编码器-VHDL-based design at quarters2 on the cyclic code encoder
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:13821
    • 提供者:lc
  1. fpga-jpeg

    1下载:
  2. 基于FPGA的JPEG图像压缩,实现JPEG图像的实时压缩-FPGA JPEG compress
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:103828
    • 提供者:方映
  1. 80300di

    0下载:
  2. this a vhdl program for crc encoder and decoder-this is a vhdl program for crc encoder and decoder
  3. 所属分类:Crypt_Decrypt algrithms

    • 发布日期:2017-04-06
    • 文件大小:194252
    • 提供者:mohit
  1. priority

    0下载:
  2. Priority encoder in VHDL.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:362654
    • 提供者:Matheus
  1. hdb

    0下载:
  2. 数字基带信号的传输是数字通信系统的重要组成部分。在数字通信中,有些场合可不经过载波调制和解调过程,而对基带信号进行直接传输。采用AMI码的信号交替反转,有可能出现四连零现象,这不利于接收端的定时信号提取。而HDB3码因其无直流成份、低频成份少和连0个数最多不超过三个等特点,而对定时信号的恢复十分有利,并已成为CCITT协会推荐使用的基带传输码型之一。为此,本文利用VHDL语言对数据传输系统中的HDB3编码器进行了设计。 基于达到达到达到的信号发生器的源程序-Digital baseband
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:2925
    • 提供者:成风
  1. vhdl_hdb3

    0下载:
  2. a VHDL source code on HDB3 encoder realaized in FPGA/CPLD
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1136
    • 提供者:xiaominjin
  1. project

    0下载:
  2. convolutional encoder vhdl code, rate 1/2, k=3
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:4381
    • 提供者:phani
  1. venomgen

    0下载:
  2. venomgen - C source code of VHDL code generator for CRC, BCH and RS encoder -venomgen- C source code of VHDL code generator for CRC, BCH and RS encoder * polynomials can be entered via command line * variable bus width * automatic testbench
  3. 所属分类:Other systems

    • 发布日期:2017-04-01
    • 文件大小:257702
    • 提供者:Michael Lau
  1. 6_coder

    0下载:
  2. VHDL编写!8-3线编码器大全! 包括 coder8_3.vhd 8线/3线编码器 coder8_3_1.vhd 8线/3线编码器 sn74ls148.vhd 8线/3线优先编码器 coder16_4.vhd 16线/4线优先编码器-VHDL write! 8-3 line encoder Daquan! Including coder8_3.vhd 8 line/3 line encoder coder8_3_1.vhd 8 line/3 line encoder sn7
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:1528
    • 提供者:linnvel
  1. arm_move

    0下载:
  2. An effort has been made to design a robot, which loads and unloads an object to the station depending on the request. The sensor connected to the robot will sense the request and initiate the correct sequence of operation. The robot under design has
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:26337
    • 提供者:joja
  1. encode

    0下载:
  2. 这是一个EDA实验课题目,用VHDL语言编写的3-8位编码器,-This is a subject of EDA present experiment, using VHDL language in the 3-8 position encoder
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:190854
    • 提供者:冉天纲
  1. FSK

    0下载:
  2. FSK编码器的实现例程 VHDL语言编写-FSK encoder to achieve routine VHDL language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:268227
    • 提供者:Ivan_s
  1. CMI

    0下载:
  2. CMI编码器的实现例程 vhdl语言实现-Implementation of CMI encoder vhdl language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:224532
    • 提供者:Ivan_s
  1. chap2_encode

    0下载:
  2. FPGA学习例程-VHDL语言实现的编码器-FPGA Encoder learning routines-vHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:205820
    • 提供者:zeven
  1. huffmandecoder_latest.tar

    0下载:
  2. huffman decoder and encoder blocks fully generated in vhdl code.hope it helps
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:231881
    • 提供者:sh
  1. multiplier1

    0下载:
  2. vhdl for multiplier and booth multiplier encoder table
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:786
    • 提供者:keyrun
  1. ctc83

    0下载:
  2. 在文本编辑器中使用VHDL语言设计一个8-3编码器-In a text editor designed using VHDL, a 8-3 encoder
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:80224
    • 提供者:kys
  1. constituent_encoder

    0下载:
  2. vhdl code for constituent encoder
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:587
    • 提供者:aruna
  1. table

    0下载:
  2. About the table encoder file for IPcore with vhdl codings
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:8323
    • 提供者:Baskar
« 1 2 ... 4 5 6 7 8 910 11 12 »
搜珍网 www.dssz.com