搜索资源列表
clock_generator_0_wrapper
- 赛灵思FPGA开发板上时钟源的VHDL源代码，可作为硬件设计参考资料！-Xilinx FPGA development board clock source of the VHDL source code, hardware design can be used as reference!
debug_module_wrapper
- 赛灵思FPGA开发板上调试模块的VHDL源代码，可作为硬件设计参考资料！-Xilinx FPGA development board debug module' s VHDL source code, hardware design can be used as reference!
bram_block_0_wrapper
- 赛灵思FPGA开发板上BRAM模块VHDL源代码，可作为硬件设计参考资料！-Xilinx FPGA development board BRAM module VHDL source code, hardware design can be used as reference!
FPGA
- 华为的基于XILINX公司FPGA器件的高级设计应用.可以帮助放大工程师对FPGA的开发有一个更新的认识.-Huawei, based on XILINX' s FPGA devices advanced design applications. FPGA engineers can help to enlarge the development of an updated understanding.
TimingConstraint
- xilinx公司提供的关于FPGA硬件设计的额时序约束参考资料-xilinx provided on the FPGA hardware design timing constraints of the amount of reference material
Vme_Interface
- 这是本人设计的一个关于VME总线接口的FGPA程序，FPGA一边连接ARM LPC2294，一边连接VME总线，FPGA采用的XILINX公司的SPARTANII系列，程序包包含完整的工程文件-This is my design of a VME bus interface on the FGPA procedures, FPGA side of the connection ARM LPC2294, while connecting VME bus, FPGA using the XILINX
fenbushisuanfa
- 分布式算法在20多年前被首次提出，但直到Xilinx发明FPGA的查找表结构以后，分布式算法才在20世纪90年代初重新受到重视，并被有效地应用在FIR滤波器的设计中。 分布式算法是基于查找表的一种计算方法，在利用FPGA实现数字信号处理方面发挥着重要的作用，可以大大提高信号的处理效率。它主要应用于数字滤波、频率转换等数字信号处理的乘累加运算。 -see up
XilinxFPGA1.1
- 十分钟学会Xilinx FPGA 设计浅显易懂的学习书，为FPGA的初学者提供很好的参考-10 minutes Society of Xilinx FPGA design easy to understand book learning, for FPGA to provide a good reference for beginners
JTAG
- 详细介绍FPGA的JTAG原理和应用,主要设计Xilinx的FPGA的JTAG设计和下载方式-XilinxFPGAJTAG
xst
- 赛灵思披露本用户手册，手册，发布说明，和/或specifcation（“文档”）于y欧 仅在外观设计dev的elopment使用操作与赛灵思0712的设备。辎欧不得复制， 分发，重新发布，下载，展示，张贴，或传送的文件以任何形式或通过任何方式 包括但不限于电子，机械，影印，录制，或其他未经事先， 赛灵思公司的书面同意。赛灵思发表任何声明，产生的Y我们的文档使用了。 赛灵思reserv展览服务部的自行决定权，变更，恕不另行通知随时文档。赛灵思
WASHER.ZIP
- 洗衣机状态设计,xilinx foundation i3.1-washer design lab for xilinx foundation i3.1
c_xapp851
- 这是xilinx应用指南xapp851的中文版本。本应用指南描述了在 Virtex™ -5 器件中实现的 200 MHz DDR SDRAM （JEDEC DDR400 (PC3200) 标准）控制器。本设计实现使用 IDELAY 单元调整读数据时序。读数据时序校准和调整在此控制器中完成。-This is the xilinx application note xapp851 the Chinese version. This application note describes
spartan6_fpga_CLB_guide
- xilinx FPGA的CLB高效设计，对提升设计质量很有用-xilinx FPGA' s CLB efficient design, to enhance the quality of design is useful
ise9.x
- Xilinx集成开发环境ISE9.X设计指南书中的例子代码-Xilinx Integrated Development Environment ISE9.X example of the code book design guide
Rocket
- 很好的高速口的设计资料，很好的高速口的设计资料 很好的高速口的设计资料-In design of large-scale access convergence router(hereafter referred to ACR) forwarding engine, the Xilinx Virtex-4 FPGA!s RocketI/O r multi-gigabit transceiver is used to satisfy the need of high speed and st
Synthesis_and_Simulation_Design_Guide
- xilinx的综合与仿真设计指导书，内容基础，讲解细致，比较可惜的是资料是英文的。-xilinx synthesis and simulation design guide book, the content-based to explain detailed comparison is a pity that the information is in English.
lab1
- 经典嵌入式EDK设计教程，使用的是XILINX公司的EDK开发软件。这是教程的第一部分-Classic embedded EDK design tutorials, using XILINX' s EDK software development. This is the first part of the tutorial
lab2
- 经典嵌入式EDK设计教程，使用的是XILINX公司的EDK开发软件。这是教程的第二部分-Classic embedded EDK design tutorials, using XILINX' s EDK software development. This is the second part of the tutorial
lab3
- 经典嵌入式EDK设计教程，使用的是XILINX公司的EDK开发软件。这是教程的第三部分-Classic embedded EDK design tutorials, using XILINX' s EDK software development. This is the third part of the tutorial
lab4
- 经典嵌入式EDK设计教程，使用的是XILINX公司的EDK开发软件。这是教程的第四部分-Classic embedded EDK design tutorials, using XILINX' s EDK software development. This is the fourth part of the tutorial