CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 搜索资源 - 状态机

搜索资源列表

  1. Traffic-observation-light-Solution1

    0下载:
  2. c语言教程,自动状态机之交通信号灯的信息处理事例。方法一-c language tutorial, the traffic lights of the automatic state machine information processing examples. Method 2
  3. 所属分类:SCM

    • 发布日期:2017-04-01
    • 文件大小:809
    • 提供者:张璐
  1. FPGA_ps2_lcd

    1下载:
  2. FPGA实现 LCD1602 显示 PS/2 键盘的键值,熟悉并掌握液晶 1602 显示屏的使用方法及PS/2键盘的接口标准,学习利用Verilog-HDL语言编写有限状态机实现较为复杂的设计与应用。-LCD1602 FPGA realizing that the PS/2 keyboard keys, familiar with and master the use of liquid crystal display 1602 method and PS/2 keyboard interfac
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-04-16
    • 文件大小:81920
    • 提供者:liu
  1. state

    0下载:
  2. verilog 应用状态机设计的序列检测器-verilog ,state machine
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:507842
    • 提供者:charlie
  1. par_bak

    0下载:
  2. 本程序旨在完成 并口 sram 232串口的通信实验 作者亲测可以使用。程序设计到两个时钟及多进程通讯和单进程状态机的基础模块。-This program is designed to complete the parallel port SRAM 232 serial communication experiment of pro-test you can use. Programming to the basic module of the clock and multi-process c
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:2317
    • 提供者:shiqingfeng
  1. mealy

    0下载:
  2. mealy型状态机的描写,里面有详细的步骤和源程序-mealy state machine descr iption, there are detailed steps and source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:218064
    • 提供者:文苗
  1. clock

    0下载:
  2. 状态机之间的转换,共有8个状态,可以设置时间小时,分钟,显示时间;还可以进行闹钟设置-Conversion between the state machine, a total of eight state can set the time to hours, minutes, display time alarm clock set
  3. 所属分类:SCM

    • 发布日期:2017-03-30
    • 文件大小:27334
    • 提供者:朱文艳
  1. lcd1602_test

    0下载:
  2. 实现1602的驱动,可以显示所需要的内容,驱动程序根据状态机原理写的-1602 drivers can display the content needed, the driver is written according to the principle of a state machine
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:332337
    • 提供者:harryjohn
  1. test_cpu

    0下载:
  2. 自己编的小型CPU,可执行简单的代码,作为对开发CPU的尝试。里面包含ROM和CPU。CPU通过状态机执行指令。在Modelsim中仿真通过。-Small VHDL CPU,as a example for developing CPU. It is simulated by Modelsim.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:249008
    • 提供者:123
  1. BlueToothC51

    1下载:
  2. 本程序是一个用C51语言编写的,可以同时利用COM串口收发数据,并使用看门狗,也体现了状态机。-This is programmed by C51 language.Using the COM port,it can receive and send data simultaneously.Is also uses watch dog and status mechanism.
  3. 所属分类:单片机(51,AVR,MSP430等)

    • 发布日期:2013-12-02
    • 文件大小:6779
    • 提供者:钱文良
  1. State-machine-

    0下载:
  2. FPGA设计资料,新手入门资料,,状态机设计,-FPGA design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-23
    • 文件大小:115067
    • 提供者:liu
  1. jtd

    0下载:
  2. 用VHDL编写的智能交通灯控制器,使用的是状态机机制实现状态的转换-Prepared using VHDL intelligent traffic lights controller, using a state machine mechanism to realize the conversion of the state
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-08
    • 文件大小:1826816
    • 提供者:刘星
  1. Verilog-FSM

    0下载:
  2. VERILOG HDL 学习有限状态机的重要PPT-VERILOG HDL FSM PPT
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-15
    • 文件大小:3752235
    • 提供者:杨凯
  1. sequence-check

    0下载:
  2. 设计一个有限状态机,用以检测输入序列“1110010”-sequence check
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:12407
    • 提供者:王雪茹
  1. STATE-CHECK

    0下载:
  2. 设计一个有限状态机,用以检测输入序列“1110010”-state check
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:24784
    • 提供者:王雪茹
  1. 123

    0下载:
  2. 在FPGA中用状态机实现对数码管的控制很好的了解一下状态机-State machine in the FPGA with the control of the digital control
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:966423
    • 提供者:王得鑫
  1. src

    0下载:
  2. 在spartan3e实验板上实现交通灯的功能,采用状态机描述。-traffic lights design on spartan3e board
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:6811
    • 提供者:kuailishan
  1. tlc549adc

    0下载:
  2. 利用状态机实现对TLC549的采样控制,改变ADC的模拟量输入值,数据采集读取后在数码管上显示。-State machine to achieve the TLC549 sampling control, to change the ADC analog input value, the data acquisition read on the digital tube display.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:121580
    • 提供者:黄远豪
  1. tlc5620dac

    0下载:
  2. 利用状态机实现对tlc5620dac控制,实验时按key1,可选择DAC的通道,数码管1显示,按key2,key3可 输入8位数/模转换值,由数码管3,4显示,按key4,选择输出电压模式,由数码管8显示,0表示1倍,1表示2倍,按key5,将当前数据发送到DAC模块启动一次DA转换,-State machine implementation control on tlc5620dac, press key1 experiment, you can choose the DAC channe
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:675475
    • 提供者:黄远豪
  1. selection-mechanism-driven

    0下载:
  2. 多线程并发服务器设计 有限状态机与有状态通信 基于消息驱动的异步选择机制 -Multi-threaded concurrent server design Finite state machine and a state of communication Based on the news of the selection mechanism driven asynchronous
  3. 所属分类:CSharp

    • 发布日期:2017-05-02
    • 文件大小:890687
    • 提供者:梦竹
  1. Sequential-detection

    0下载:
  2. 序列检测器的vhdl设计(用状态机实现序列检测器的设计,了解一般状态机的设计与应用。)-Sequential detection
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:798
    • 提供者:lmy
« 1 2 ... 40 41 42 43 44 4546 47 48 49 50 »
搜珍网 www.dssz.com