CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 搜索资源 - 译码 程序

搜索资源列表

  1. my_design2

    0下载:
  2. 毕业设计matlab程序 VBLAST的ZF,MMSE,QR,ZF_IC,MMSE+IC译码程序
  3. 所属分类:matlab例程

    • 发布日期:2008-10-13
    • 文件大小:20702
    • 提供者:程然
  1. 43680498viterbidecode

    0下载:
  2. 卷积码的MATLAB仿真及其性能测试,包括卷积码的编码和VITERBI译码程序
  3. 所属分类:编译器/词法分析

    • 发布日期:2008-10-13
    • 文件大小:5337
    • 提供者:钱悦梅
  1. work3CNT4BDECL7S

    0下载:
  2. 7段数码显示译码器设计7段数码是纯组合电路,通常的小规模专用IC,如74或4000系列的器件只能作十进制BCD码译码,然而数字系统中的数据处理和运算都是二进制的,所以输出表达都是十六进制的,为了满足十六进制数的译码显示,最方便的方法就是利用译码程序在FPGA/CPLD中来实现。例子作为七段译码器,输出信号LED7S的7位分别接数码管的7个段,高位在左,低位在右。例如当LED7S输出为“1101101”时,数码管的7个段g、f、e、d、c、b、a分别接1、1、0、1、1、0、1;接有高电平的段发亮
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:83420
    • 提供者:lkiwood
  1. RFID13

    0下载:
  2. 根据曼彻斯***的编码原则(参见本刊2001年第一期《一种采用曼码调制的非接触IC卡读写程序编制》),非接触ID卡采用上升沿对应着位数据“0”,下降沿对应着位数据“1”,微控制器通过检测U2270B输出数据位的跳变来实现对曼彻斯***的译码。在现实工作中,数据信号会受到调制、解调、噪声各种效应的影响,其上升沿和下降沿存在抖动,可采用键盘消抖的办法来消除抖动的影响。根据非接触ID卡64位数据循环发送以及其数据绪构特点,即数据流中第64位为“0”,第1位至第9位为“1”。据此,将“01111111
  3. 所属分类:单片机(51,AVR,MSP430等)

    • 发布日期:2008-10-13
    • 文件大小:1028
    • 提供者:廖偉
  1. viterbi_node_sync_design

    0下载:
  2. 一个完整的viterbi译码程序和测试的程序
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:274304
    • 提供者:deng
  1. Vitebi

    0下载:
  2. 该程序是维特比译码程序,C语言-Viterbi decoding procedures, C language
  3. 所属分类:数学计算/工程计算

    • 发布日期:2008-10-13
    • 文件大小:5349
    • 提供者:杨文辉
  1. LDPC编码,译码程序(BPSK调制,AWGN噪声)

    3下载:
  2. 所属分类:通讯/手机编程

    • 发布日期:2009-03-23
    • 文件大小:5938
    • 提供者:kkwu0405
  1. LDPC例程

    0下载:
  2. 一个详细的LDPC编码和译码程序,适合初学者学习LDPC的编译码过程,并且给出了误码率曲线,更直观
  3. 所属分类:源码下载

  1. 16*32点阵

    0下载:
  2. 16*32点阵驱动,实现左右上下移等功能,由一块74hc154译码器和74hc595移位寄存器作行和列驱动
  3. 所属分类:源码下载

  1. adpcm的编译码

    0下载:
  2. 这是实现adpcm编译码的程序,大家可以试试看~
  3. 所属分类:源码下载

    • 发布日期:2012-03-08
    • 文件大小:1932
    • 提供者:scarecrowxq
  1. RSdecoder.rar

    0下载:
  2. cpld/fpga RS(204,188)译码器的verilog程序,cpld/fpga RS (204,188) decoder of the Verilog program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:13784
    • 提供者:陈臣
  1. infrare.rar

    0下载:
  2. 红外接收译码程序,汇编编写,红外接受头采用一体化接受头,HS0038,Infrared receiver decoding process, the compilation of the preparation, infrared to accept the first use of the integration of the first to accept, HS0038
  3. 所属分类:SCM

    • 发布日期:2017-03-31
    • 文件大小:1564
    • 提供者:wyf
  1. ldpc.rar

    4下载:
  2. LDPC的编码和BP迭代译码方法的Matlab程序,LDPC compiler Ways and BP iterative decoding process
  3. 所属分类:matlab例程

    • 发布日期:2013-09-18
    • 文件大小:2837
    • 提供者:
  1. LT_decoder_BEC.rar

    4下载:
  2. 二进制删除信道下的喷泉码(LT码)的译码程序(含注释)。,under binary erasure channel,decoding process of one kind of the fountain Code (LT code),including the Notes.
  3. 所属分类:matlab例程

    • 发布日期:2013-05-13
    • 文件大小:1115
    • 提供者:fzqy
  1. RS.rar

    4下载:
  2. RS编译码的MATLAB仿真,每句程序后都附有解释说明,RS encoding and decoding of the MATLAB simulation, every process is accompanied by explanatory notes
  3. 所属分类:Communication

    • 发布日期:2015-11-30
    • 文件大小:862
    • 提供者:许靓
  1. viterbi.rar

    0下载:
  2. 这是一个用VERILOG HDL语言编写的viterbi译码程序,This is a language VERILOG HDL by the viterbi decoding process
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-24
    • 文件大小:2109
    • 提供者:chenxiaoming
  1. suanshucode

    0下载:
  2. 算术编码译码程序,用户可以自己定义信源符号对应的概率。-Arithmetic coding, decoding process, the user can define your own source symbols corresponding probability.
  3. 所属分类:WinSock-NDIS

    • 发布日期:2017-04-06
    • 文件大小:410720
    • 提供者:陈晨
  1. keeloq-C.rar

    2下载:
  2. 滚动码的软件译码程序,通过用 C语言实现滚动码的译码,Rolling code software decoding process, by using C language implementation of the rolling code decoder
  3. 所属分类:单片机(51,AVR,MSP430等)

    • 发布日期:2013-01-25
    • 文件大小:89619
    • 提供者:林星际
  1. juanjima.rar

    0下载:
  2. 卷积码编译码C程序 一种简单的(3,1,2)卷积码编码和译码程序,Convolutional code encoding and decoding procedures for a simple C (3,1,2) convolutional code encoding and decoding procedures
  3. 所属分类:Windows Develop

    • 发布日期:2017-04-01
    • 文件大小:2072
    • 提供者:yjl
  1. Chapter10

    1下载:
  2. 第十章的代码。 本书通过100多个模块实例,详细地讲解了Verilog HDL程序设计语言,全书共分13章,内容涉及VerilogHDL语言基本概念、建模、同步设计、异步设计、功能验证等,实例包括各种加法器/计数器、乘法器/除法器、编码器/译码器、状态机、SPIMaster Controller、I2C Master controller、CAN ProtocolController、Memory模块、JPEG图像压缩模块、加密模块、ATA控制器、8位RISC-CPU等及各个实例模块相
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-04-15
    • 文件大小:6871574
    • 提供者:xiao
« 1 2 3 4 5 67 8 9 10 11 ... 50 »
搜珍网 www.dssz.com