搜索资源列表
基于FPGA的直接数字频率合成器（DDS）设计
- 基于FPGA的直接数字频率合成器（DDS）设计 （源程序）,FPGA-based direct digital synthesizer (DDS) design (source code)
DDS(AD9850)C语言代码实现直接频率合成
- DDS(AD9850)C语言代码实现直接频率合成，另带人机交互界面,code for AD9850
DPLL
- 数字锁相环频率合成器的vhdl实现的源代码-Digital PLL Frequency Synthesizer vhdl source code to achieve
dds
- 使用VHDL硬件描述语言实现了直接频率合成器的制作，并在Altera公司的CycloneII上得到实现，验证了代码的正确性。用户操作可以参照程序中的说明，请使用QuartusII6.0以上版本打开，低版本打开时会有错误提示-Using VHDL hardware descr iption language to achieve a direct frequency synthesizer production, and Altera s CycloneII be realized, to ver
DDS_digsinz
- 这是一个在MTALAB 中采用的SIMULIN设计的多功能数字频率合成器的源代码-This is a MTALAB used in SIMULIN designed multifunction digital frequency synthesizer of the source code
FPGA_signal_general
- 摘 要：介绍了直接数字频率合成 (DDS) 技术的基本原理，给出了基于Altera公司FPGA器件的一个三相正弦信号发生器的设计方案，同时给出了其软件程序和仿真结果。仿真结果表明：该方法生成的三相正弦信号具有对称性好、波形失真小、频率精度高等优点，且输出频率可调。 关键词：直接数字频率合成；现场可编程门阵列；FPGA；三相正弦信号-Abstract: Direct Digital Synthesis (DDS) technology, the basic principles are giv
Theuseoffrequencysynthesizer
- 采用频率合成器 应用环境是SystemView 简单点说就是实现
67506256DDS
- 基于FPGA 的直接数字频率合成信号发生器(DDS)设计-FPGA-based direct digital synthesizer signal generator (DDS) design. Pdf
pll_frequencey_synthesis
- 基于matlab中simulink的频率合成器的设计，主要结构包括鉴相器，低通滤波器，压控振荡器-simulink based franquence synthesis,consisted of pdf,lpf,vco
DDS
- FPGA实现直接数字频率合成（DDS），使用EP1C3T144C8通过调试-Cyclone,aaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaa
AD9958
- 基于AD公司的AD9958高速直接数字频率合成芯片，适合于高精度标准、非标准信号源等场合。最高工作频率：500MHz.可以调频调幅，AM,FSK,ASK 双通道输出.-AD based on the company AD AD9958 high-speed direct digital frequency synthesizer chip, suitable for high-precision standards, and so on non-standard signal source.
dds
- DDS文件夹内的程序，完成直接数字频率合成功能,有正弦,三角,方波三种波形,并能扫频. 可通过键盘操作设置频率参数和选择波形种类和控制运行. 由两部分组成,"C"文件夹内,是用于在 51 单片机上运行的 C语言程序, "Verilog"文件夹内,是用Verilog语言编写的 FPGA 程序-ewfreytrgrwf reggwrter rgterthhrgdfs rgdgf egrthg rgreaf rtgerf srfefsf frafgsf frghrsrgwgt
ddfsdemo
- 直接数字频率合成器（Direct Digital Frequency Synthesizer：DDFS）的VHDL程序,开发环境是QuartusII,系统时钟为50MHz，由PLL产生DDFS的工作时钟166.67MHz,地址位宽为24位，频率字为20，相位字为10，RAM用于存储查找表，其地址位宽为10，数据位宽为8。-Direct Digital Frequency Synthesizer ( DDFS) of the VHDL program, the development enviro
ddfs
- 直接数字频率合成器，整个工程文件都在，仿真也有，直接就能用。-Direct digital frequency synthesizer, the entire project file are in the simulation is also directly be able to use.
design
- 介绍了DDS(直接数字频率合成)基本原理,提出以DDS芯片AD9850为核心、利用单片 机控制辅以必要的外围电路,构成一个输出波形稳定、精度较高的信号发生器。该信号发生器主要能 产生幅度和频率分别可调的正弦波、方波与三角波。实验结果表明,硬件电路结构简单,输出信号频 率稳定率优于10 - 3 ,幅值误差低于5 。 关键词: DDS 集成芯片 AD9850 信号发生-Describes the DDS (direct digital frequency synthesis) bas
DDS_WITH_modem
- dds 数字频率合成 电子设计大赛资料 c-dds digital frequency synthesis electronic design contest information on c++
Study_on_Key_Technologies_of_n4-DQPSK_Modulation_a
- 本文首先研究可4一DQPsK调制解调系统中调制部分的基本原理和各个模块的设计方案，重点研究成形滤波器和直接数字频率合成器 (DireetoigitalFrequeneySynihesis，简称DDS)，并针对各个关键模块算法进行matlab设计仿真，展示仿真结果。其次，研究调制解调系统解调部分的基本原理和各个模块的设计方案，重点研究差分解调，数字下变频和位同步算法，也针对其各个关键模块进行算法的Matlab设计仿真。然后用Matlab对整个系统进行理论仿真，得出结论。在此基础 上，采用超高速
DDS
- matlab实现的频率合成器以及m序列和Gold序列发生器，不同版本。-matlab implementation of the frequency synthesizer and the m sequence and Gold sequence generator, the different versions.
Deltaementation
- Delta_Sigma调制 锁相频率合成器的设计与实现-Delta_Sigma modulation PLL Frequency Synthesizer Design and Implementation
锁相环频率合成
- 基于51单片机的锁相环频率合成器的设计。使用PLL集成芯片CD4046，可编程分频芯片CD4522（同MC14522），使用LCD1602显示，频率由按键输入。标准输入信号为1khz方波。(Design of PLL Frequency Synthesizer Based on 51 single chip microcomputer. Using PLL integrated chip CD4046, programmable frequency division chip CD4522 (M