搜索资源列表
ref-sdr-sdram-vhdl
- DDR控制器的VHDL源代码.采用FPGA实现DDR接口控制器,适用于Altera的FPGA,最高频率可到100M-DDR controller VHDL source code. Using FPGA DDR interface controller, applicable to Altera FPGA, the highest frequency available 100M
DDR_SDRAM_use_in_embedded
- 很多嵌入式系统,特别是应用于图像处理与高速数据采集等场合的嵌入式系统,都需要高速缓存大量的数据。DDR(Double Data Rate,双数据速率)SDRAM由于其速度快、容量大,而且价格便宜,因此能够很好地满足上述场合对大量数据缓存的需求。但DDR SDRAM的接口不能直接与现今的微处理器和DSP的存储器接口相连,需要在其间插入控制器实现微处理器或DSP对存储器的控制。-many embedded systems, especially for image processing and hi
memtest86+-1.30.tar
- ddr and sdram memory check,ddr and sdram memory check-ddr sdram memory and check, ddr sdram memory check and
DDRSDRAM
- DDR sdram 包含的完整的源码,仿真的相关文件
ddr_ctrl
- verilog hdl coding DDR sdram control for fpga
DDRSDRAM
- 基于FPGA 实现DDR SDRAM的控制器
u-boot-1.2.0-MPC5200Bpro-20070422
- 移植好的支持MPC5200B处理器和DDR SDRAM以及PCF8563实时时钟和SM712显卡启动的u-boot源代码
t26a_ibis
- ddr sdram 的控制代码,采用VHDL语言书写
SmallCore_SDRAM
- MagicSopc DDR-Sdram
DDR_SDRAM_DesignSummarize
- 基于Xilinx Spartan系列开发板的DDR SDRAM设计方案及经验总结!
DDRSDRAMconclude
- DDR SDRAM技术总结 介绍DDR SDRAM的一些概念和难点 着重讲解主流DDRII的技术 最后结合硬件设计提出一些参考 -DDR SDRAM DDR SDRAM Technical Summary describes some of the concepts and difficult to explain the mainstream DDRII technology focused on the final hardware design combined with some ref
XAPP200_ddr_sdram_64b
- Xapp 200 64 bit DDR SDRAM design files for Xilinx Vertix
400-Mbs-DDR-Controller
- 这个应用描述了怎样在Xilinx环境下,通过MIG实现DDR控制器-Synthesizable 400 Mbs DDR SDRAM Controller
DDR-with-CoolRunner-II
- 详细讲解了CoolRunner II CPLD与DDR SDRAM的接口设计-Explained in detail about the design of the CoolRunner II CPLDs and DDR SDRAM interface
treff-ddr-sdrh
- 本程序源码是DDR SDRAM控制器的VHDL程序源源码,由ALTERA 提供 -The program source code is DDR SDRAM controller VHDL source source code provided by ALTERA
ddr-sdram
- It is complete document for DDR SD RAM program in verilog hdl
micron-lpddr-sdram-lpddr_model
- modelsim,micron公司的ddr sdram仿真模型,verilog。-modelsim,micron,ddr sdram simulat module,verilog。
ddr
- this file contain sources code for ddr sdram
ddr_sdram
- 包含ddr_sdr_conf_pkg.vhd,reset.vhd,ddr_dcm.vhd,user_if.vhd,ddr_sdram.vhd,Mt46v16m16.vhd以及仿真TB文件;设计采用Virtex ii系列芯片,DDR_SDRAM型号为Mt46v16m16,可用于进行DDR控制的初步学习使用;通过细致了解并进行逻辑控制,可深入理解DDR芯片内部构造; 支持133MHz系统时钟频率,突发长度为2,可进行读、写、NOP、激活、自刷新配置、预充电以及各ROW/BANK的激活改变等动作,较