CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 搜索资源 - E1

搜索资源列表

  1. 一元稀疏多项式计数器

    1下载:
  2. 一元稀疏多项式计算器[加法和乘法] 问题描述: 设计一元系数多项式计数器实现两个多项式间的加法、减法。 基本要求: (1) 输入并建立多项式 (2) 输出多项式,输出形式为整数序列:n,c1,e1,c2,e2……cn,en,其中n是多项式的项数,ci,ei分别为第i项的系数和指数。序列按指数降序排列。 (3) 多项式a和b相加,建立多项式a+b,输出相加的多项式。 (4) 多项式a和b相减,建立多项式a-b,输出相减的多项式。 用带表头结点的单链表存储多项式。 测试数据: (1) (2x+5x8
  3. 所属分类:数据结构常用算法

    • 发布日期:2008-10-13
    • 文件大小:37840
    • 提供者:陈宇
  1. lib_crc1

    0下载:
  2. sdh ,ethernet mapper and e1 mapper driver
  3. 所属分类:Windows编程

    • 发布日期:2008-10-13
    • 文件大小:13695
    • 提供者:東尼
  1. AZ324M-E1datasheet

    0下载:
  2. AZ324M-E1 datasheet.pdf
  3. 所属分类:GUI Develop

    • 发布日期:2017-04-26
    • 文件大小:49935
    • 提供者:tetsu
  1. T1E1

    0下载:
  2. T1/E1 encoder in LabVIEW
  3. 所属分类:Other systems

    • 发布日期:2017-05-04
    • 文件大小:1183783
    • 提供者:Artashes
  1. prj

    0下载:
  2. bitfiles for T1/E1 analis in fpga
  3. 所属分类:Web Server

    • 发布日期:2017-03-27
    • 文件大小:109124
    • 提供者:Artashes
  1. E1framerDeframer

    0下载:
  2. e1 framer and defremerr vhdl cods
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:45435
    • 提供者:rez
  1. E1

    0下载:
  2. 在国际标准组织开放式系统互联(OSI)参考模型下,以太网是第二层协议。10G以太网使用IEEE(电气与电子工程师学会)802.3以太网介质访问控制协议(MAC)、IEEE 802.3以太网帧格式以及IEEE 802.3最小和最大帧尺寸。-In the International Standards Organization Open Systems Interconnect (OSI) reference model, Ethernet is the second-layer protocol.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1723830
    • 提供者:guoguo
  1. e1framer_latest.tar

    0下载:
  2. e1-framer for developing E-1 modems
  3. 所属分类:Modem program

    • 发布日期:2017-04-01
    • 文件大小:2299
    • 提供者:anvesh
  1. e1

    0下载:
  2. 这是一个新兴编程语言“易语言”的视频教程。-This is a new programming language " easy language" of video tutorials.
  3. 所属分类:其他小程序

    • 发布日期:2017-05-27
    • 文件大小:9739895
    • 提供者:nick
  1. HDLC_E1

    1下载:
  2. E1到HDLC转换 实现E1到以太网 E1到HDLC转换 实现E1到以太网-E1 TO HDLC E1 TO ETHETH
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:449171
    • 提供者:robincyh
  1. E1Tsi_TB

    0下载:
  2. TSI testbench for E1
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1461
    • 提供者:Militã o
  1. E1_to_e3_v.2.1

    0下载:
  2. E1信号到E3复用解复用VHDL代码包括时钟合成-E1 to E3 multiplexing & demultiplexing VHDL code, ,including clock synthesis
  3. 所属分类:Post-TeleCom sofeware systems

    • 发布日期:2017-06-08
    • 文件大小:16321924
    • 提供者:john
  1. muxdemux_4E1(E2)_to_1E2(E3)

    0下载:
  2. framer Deframer core multiplexed 4 E1(E2)channel s to one E2(E3) stream at 8.448Mbps(34.368Mbps) rate .
  3. 所属分类:Communication-Mobile

    • 发布日期:2017-03-26
    • 文件大小:3320
    • 提供者:Oleg
  1. e1framerdeframer

    0下载:
  2. E1 Framer/De-Framer, Also include the data check (CRC) and channel coding/decoding-E1 framer and deframer, clock adjust, clock phase adjust
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:17477
    • 提供者:章容
  1. e1_framer

    0下载:
  2. E1 DeFramer :A design for Framing Telecom E1 Interface
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:18165
    • 提供者:ebi
  1. XAPP868

    1下载:
  2. E1/T1时钟提取和恢复源码 是xilinx的IP源码-E1/T1 clock recover code,it is xilinx s IP code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:782758
    • 提供者:ganzhhua
  1. 234234234

    0下载:
  2. 基于嵌入式系统的E1以太网桥接器的设计与实现.pdf-the design of E1 ethernet based on emmbedded system
  3. 所属分类:Embeded Linux

    • 发布日期:2017-05-18
    • 文件大小:4742093
    • 提供者:ganzhhua
  1. E1

    0下载:
  2. 分析帧同步算法,提供帧同步的状态机实现图以及得到的正确仿真图形。-Analysis of frame synchronization algorithm, to provide frame synchronization state machine implementation plans and get the correct simulation graphics.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:96558
    • 提供者:李逊
  1. PCK_CRC4_D4

    0下载:
  2. E1成帧模块,使用VHDL语言设计中的CRC4校验码生成模块-E1 framing module, using the VHDL language design CRC4 check code generation module
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:910
    • 提供者:
  1. e1-framer

    0下载:
  2. e1 framer / de-framer based on itu-t standards state machine using GRAY CODE (or trying to use GRAY CODE
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:2578
    • 提供者:aa
« 1 23 4 5 6 7 8 9 10 »
搜珍网 www.dssz.com