CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 搜索资源 - EDA

搜索资源列表

  1. EDA

    0下载:
  2. 设计一个十字路口的交通灯控制系统 要求:工作顺序为东西方向红灯亮45秒,前40秒南北方向绿灯亮,后5秒黄灯亮。然后南北方向红灯亮45秒,前40秒东西方向绿灯亮,后5秒黄灯亮。依次重复。有紧急事件时允许将某方向一直开绿灯或者开红灯,另外允许特定情况两方向均为红灯,车辆禁行,比如十字路口恶性交通事故时,东西,南北两个方向均有两位数码管适时显示该方向亮灯时间。-Design a crossroads of traffic light control system requirements: Wor
  3. 所属分类:Other systems

    • 发布日期:2017-04-02
    • 文件大小:58102
    • 提供者:古月
  1. EDA

    0下载:
  2. 这是EDA的课件 里面说的是VHDL介绍的很详细 适合初学者-This is the EDA' s courseware inside say is described in great detail VHDL suitable for beginners
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-09
    • 文件大小:16147043
    • 提供者:huguangzhou
  1. EDA

    0下载:
  2. FFT算法的实现,MATLAB仿真,验证,模拟-FFT SUANFA DE SHIXIAN ,FANGZHEN
  3. 所属分类:matlab

    • 发布日期:2017-03-27
    • 文件大小:1086
    • 提供者:asd
  1. UART-EDA

    0下载:
  2. 这是一个十分经典的异步收发器的设计,将发送和接受分开,并带有校验位,同时附赠结构图和仿真结构-This is a very classic asynchronous transceiver will be designed to send and receive separately, and with a parity bit, and comes with charts and simulation of the structure
  3. 所属分类:Communication

    • 发布日期:2017-03-29
    • 文件大小:302851
    • 提供者:keven
  1. EDA

    0下载:
  2. 该PPT是一个内部教学资料,想学习EDA技术的朋友可以看看这个教学资料。-The PPT is an internal teaching materials, want to learn EDA technologies friends can look at the teaching and learning materials.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-20
    • 文件大小:5855413
    • 提供者:asd
  1. EDA

    0下载:
  2. 课程实验,VHDL语言实现半加器全加器,频率计等,共四个-eda
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-10
    • 文件大小:2383447
    • 提供者:王丹
  1. qiangda

    1下载:
  2. EDA课程设计,是四路智力抢答器的vdhl程序,里面还有我自己录课程视频。仅作为参考!-EDA curriculum design, is a quad of vdhl intellectual Responder program, which was recorded courses and my own video. Only as a reference!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-26
    • 文件大小:9161833
    • 提供者:shaozhen
  1. EDA

    0下载:
  2. 自学EDA的一些总结不一定准确但是还是我刚开始的认识的总结谁有好的想法说出来-Some self-EDA summary is not necessarily accurate, but is still the beginning of my understanding of who has a good summary of the idea say it
  3. 所属分类:Other systems

    • 发布日期:2017-04-15
    • 文件大小:8381
    • 提供者:gaohao
  1. huao_keshe

    1下载:
  2. EDA 课程设计,出租车计价器的设计,能实现跟据路程计费等功能。-lt s my own program
  3. 所属分类:SCM

    • 发布日期:2017-03-28
    • 文件大小:438792
    • 提供者:huao
  1. shj-sd

    0下载:
  2. eda实验,用verilog语言完成自动售货机的功能-used as EDA experiment,verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:223972
    • 提供者:秫秸
  1. 4add

    0下载:
  2. 一位全加器和四位全加器,EDA板图设计,并且有图片。
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-04
    • 文件大小:459885
    • 提供者:钟毅
  1. EDA

    0下载:
  2. EDA实验:掌握使用VHDL 描述组合电路的基本方法,学会使用QuatusII 对VHDL 代码进行综合和仿真,能够使用时序仿真功能对所设计模块进行仿真测试。(四位二进制数比较器 序列信号发生器 十字路口交通灯的设计)-EDA experiment: to master the combination of the circuit VHDL descr iption of the basic methods, learn to use QuatusII of the VHDL code synt
  3. 所属分类:Windows Develop

    • 发布日期:2017-04-03
    • 文件大小:906690
    • 提供者:马琳
  1. EDAx_PLIB

    0下载:
  2. EDA经典算法PBIL程序,与大家分,共同进步-PBIL algorithm EDA classical procedures, and that we can progress together
  3. 所属分类:matlab

    • 发布日期:2017-03-28
    • 文件大小:1165
    • 提供者:迁回
  1. qiangda

    1下载:
  2. EDA课程设计智力抢答器 四路抢答器的设计以及程序和视屏 软件运行环境是:Quartus 9.1-EDA curriculum design intelligence Responder four answering device design and process and Screen software operating environment is:Quartus 9.1
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-26
    • 文件大小:9161812
    • 提供者:shaozhen
  1. qiangdaqi-EDA

    0下载:
  2. 智能抢答器的EDA实现: 1. 四人参赛每人一个按钮,主持人一个,按下就开始; 2. 每人一个发光二极管,抢中者灯亮; 3. 有人抢答时,喇叭响两秒; 4. 抢答时限10秒,从有人抢答开始记时,10秒内不回答问题时喇叭发出两秒声响 -Smart Responder of EDA to achieve: 1. Four entries per person of a button, a moderator, click on Start 2. Each a light-emi
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:38938
    • 提供者:xiaoxiao
  1. EDA

    0下载:
  2. 用EDA实现串行输入并行输出的移位寄存器,附带仿真-Serial Input with EDA parallel output shift register, with simulation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:4505
    • 提供者:文心
  1. cnt10

    0下载:
  2. 这个是eda写10位计数器的示范程序,在试验箱上运行成功-This is eda wrote 10 counter demonstration program, run successfully in the test chamber
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:139325
    • 提供者:吴恒
  1. EDA

    0下载:
  2. 基于EDA技术的八路智力抢答器的设计,原理图和VHDL程序-based on EDA technology, intellectual Responderbased on EDA technology, intellectual answering device design, process schematics and VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:384572
    • 提供者:何乐
  1. clock

    1下载:
  2. vhdl做的简单的时钟,显示时分秒,可调时分,亮度。eda课程设计时所作。-vhdl do a simple clock display minutes and seconds, adjustable hours, brightness. eda made in curriculum design.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:1941
    • 提供者:shuoyoung
  1. LXY

    0下载:
  2. 正弦信号发生器的设计 EDA实验 代码已验证,此处为完整的文件。-Sine Signal Generator
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-09
    • 文件大小:1924283
    • 提供者:凌燕
« 1 2 3 4 56 7 8 9 10 ... 50 »
搜珍网 www.dssz.com