搜索资源列表
vbfrequencymeasurement
- VB 代码， 与FPGA通信的ＶＢ代码 通过了调试，正确-VB code and FPGA communication through the VB code debugging, correctly
EPP_fpga
- 并口epp模式下与fpga通信例子，附源码-Parallel epp mode communication with the fpga example, enclosure FOSS
FPGA+DSS+UART
- 用FPGA实现任意波形发生器的源代码，另外还包括FPGA实现UART，从而与MCU实现串行通信。
ds18b20vddl
- 传感器ds18b20 与 FPGA 通信 实现方式
temp
- 上位PC机通过rs232口与fpga通信，发送数据，并可以接受数据
FPGA-SD-COMMUNICATION
- 基于QUARTUSII软件 实现FPGA（ATERA CYCLONE II系列）与SD卡SD模式通信 所用语言位verilog HDL
verlig
- 关于用键盘与FPGA通信的verilog代码,精辟好
FPGA
- 本文介绍了一种新的使用串行通信进行DSP远程在线编程方法。对设计中的主要技术：DSP与PC机的串口通信、Flash编程以及DSP自引导等进行了详细介绍。结合TI公司的TMS320VC33处理器，阐述了具体的实现方法
sst25vf040_2005
- sst25vf040接口程序 可作为单片机与FPGA通信接口
基于FPGA的直接数字合成器设计
- 1、 利用FLEX10的片内RAM资源，根据DDS原理，设计产生正弦信号的各功能模块和顶层原理图； 2、 利用实验板上的TLC7259转换器，将1中得到的正弦信号，通过D/A转换，通过ME5534滤波后在示波器上观察； 3、 输出波形要求： 在输入时钟频率为16KHz时，输出正弦波分辨率达到1Hz； 在输入时钟频率为4MHz时，输出正弦波分辨率达到256Hz； 4、 通过RS232C通信，实现FPGA和PC机之间串行通信，从而实现用PC机改变频率控制字，实现对输出正弦波频率的控制。-a use
UART vhdl代码
- 基于FPGA的异步串口通信
无线通信FPGA设计[田耘等编著][程序源代码Verilog]
- 无线通信FPGA设计[田耘等编著][程序源代码Verilog]
无线通信FPGA设计[田耘等编著][程序源代码matlab]
- 无线通信FPGA设计[田耘等编著][程序源代码matlab]
fpga与PC机的串口通信
- 基于VerilogHDL 的FPGA与PC的串口通信代码，已经测试过，绝对可以用
FPGA与51单片机的32位数据传输
- FPGA与51单片机的32位数据传输，利用串口通信，一次发8位数据，发四次即得32位数据，已验证，误码率极低
同有SPI接口的器件进行通信对SPI接口器件的读写控制vhdl源程序
- vhdl实现spi可以同有SPI接口的器件进行通信对SPI接口器件的读写控制vhdl源程序，fpga cpld-vhdl spi can achieve devices with a SPI interface to communicate with devices on the SPI interface to read and write vhdl source code control
system 完成远程通信的整体任务
- Verilog，QuartusII可正确运行，可下载到FPGA上，完成远程通信的整体任务，PC发数据，键盘输入运算符与运算数计算将结果显示在数码管上并返回给PC机，需异步串口调试软件-Verilog, QuartusII run correctly, can be downloaded to the FPGA, to complete the overall task of remote communication, PC send data, keyboard operators and op
fpgaandmcuand25h20.rar
- FPGA 和ＭＣＵ的并口通信 及ＭＣＵ和Ｅ２ＰＲＯＭ(FM25H20)SPI通信 功能：ＦＰＧＡ对ＭＣＵ的写（ＦＰＧＡ发给ＭＣＵ的地址是写进Ｅ２ＰＲＯＭ的地址 ，Ｅ２ＰＲＯＭ中的数据是 ＦＰＧＡ发送的数据。） ＦＰＧＡ对ＭＣＵ的读（ＦＰＧＡ读取它发给ＭＣＵ在Ｅ２ＰＲＯＭ中存取的数据） 程序和图见附件 恳请高手指导 小弟急啊！,FPGA and MCU
uart8.zip
- 使用Libero提供的异步通信IP核实现UART通信，并附带仿真程序。UART设置为1位开始位，8位数据位，1位停止位，无校验。且UART发送自带2级FIFO缓冲，占用FPGA面积很小。,Libero provided the use of asynchronous communication IP core implementation UART communications, and incidental simulation program. UART is set to 1 to sta
EMIF_COM.rar
- 实现FPGA与DSP之间通信的接口,利用DSP的标准EMIF接口,the interface for TI DSP and Xilinx s FPGAs