CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 搜索资源 - aes algorithm in fpga

搜索资源列表

  1. aes加密算法实现,经过FPGA验证的

    2下载:
  2. aes加密算法实现,经过FPGA验证的!,aes encryption algorithm, after FPGA validation!
  3. 所属分类:加密解密

    • 发布日期:2014-12-02
    • 文件大小:5750
    • 提供者:guochao
  1. aescore

    1下载:
  2. 基于FPGA的AES算法实现的VERILOG源代码,对于信息安全专业研究AES算法的硬件实现很有用-FPGA-based AES algorithm implementation VERILOG source code, for the information security professional research of the hardware implementation of AES algorithm is useful
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:195647
    • 提供者:李华
  1. khalil2006_true_random_number_generator

    0下载:
  2. a true random number generator (TRNG) in hardware which is targeted for FPGA-based crypto embedded systems. All crypto protocols require the generation and use of secret values that must be unknown to attackers.Random number generators (RNG) are requ
  3. 所属分类:Crypt_Decrypt algrithms

  1. systemcaes_latest.tar

    0下载:
  2. 高级加密标准aes加密算法用fpga实现的Verilog源代码。-Advanced encryption standard aes encryption algorithm using fpga implementation Verilog source code.
  3. 所属分类:Crypt_Decrypt algrithms

    • 发布日期:2017-03-28
    • 文件大小:84295
    • 提供者:lxc
  1. AESFPGA

    0下载:
  2. 论文介绍了AES算法在FPGA上的实现功能,对AES算法过程进行了优化。-This paper introduces the AES algorithm in FPGA implementation function of the AES algorithm to optimize the process.
  3. 所属分类:Crypt_Decrypt algrithms

    • 发布日期:2017-04-04
    • 文件大小:644736
    • 提供者:朱丽丽
  1. AES-based-on-FPGA-jiami

    1下载:
  2. 该模块是基于FPGA的AES加密算法实现的Verilog代码,包含一个顶层文件和两个调用模块,最高误差在15ns-This module is the AES encryption algorithm FPGA based on the Verilog code, contains a top-level files and two call module, the maximum error in 15ns
  3. 所属分类:Crypt_Decrypt algrithms

    • 发布日期:2017-11-07
    • 文件大小:14939549
    • 提供者:庄德坤
  1. 20161227_sf

    1下载:
  2. AES加密算法中的列混合模块的FPGA实现源代码,采用Verillog语言,在软件Quartus II上综合-AES encryption algorithm in the FPGA column hybrid module implementation source code, using language Verillog integrated in the Quartus II software
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-05
    • 文件大小:132333
    • 提供者:柳广兴
搜珍网 www.dssz.com