搜索资源列表
考研代码
- 基于8086的超级程序,可以将BCD码转换成二进制并显示出来。(so cool PROGRAM, we can use it to study 8086cpu)
蓝牙控制
- 以数据包形式发送数据，每个数据包包长为11字节，包括开始的转行符0x0A（保证数据正常通信，下面不做解释），命令符（用于下位机区分操作），数据三部分构成，定时器时间以及同步时间传输方式为BCD码。 定时器的开关功能主要是覆盖从前的设置，以达到清除命令的功能(please translation by yourself---)
baduanshumaguan
- 用VHDL语言设计并实现一电路，其功能是8个数码管分别显示数字0－7。首先是数码管0显示0，其他数码管不显示；然后是数码管1显示1，其他数码管不显示；依此类推，数码管7显示完后再显示数码管0，这样循环下去。（提示：数字0－7的循环可以使用8进制计数器对1Hz的时钟信号进行计数得到，计数器的输出送到BCD到七段数码管的译码器，由其驱动数码管显示相应的数字。）(Using VHDL language to design and implement a circuit, its function is
Asm2-1
- 基于C51单片机，BCD整数转二进制整数(BCD integer to binary integer)
BCD_added
- 一个2位的BCD码十进制加法计数器电路，输入为时钟信号CLK，进位 输入信号CIN，每个BCD码十进制加法计数器的输出信号为D、C、B、A和进位输出信号COUT，输入时钟信号CLK用固定时钟，进位输入信号CIN.(A 2 bit BCD code decimal adder counter circuit, the input is the clock signal CLK, carry The input signal CIN, each BCD code decimal adder co
SMG
- 实现将BCD码动态扫描显示在数码管上--verilog(The realization of dynamic scanning BCD code displayed on the digital tube --verilog)
bin2bcd
- convert binary to bcd
pcf8563
- RTC芯片驱动 正点原子公众号 之前和大家分享了一下几个时钟芯片的驱动代码还有原理图什么的“发一个之前玩过的几个RTC芯片程序” 最近因为一个项目原因，全部更新了PCF8563这个芯片的驱动代码，主要是直接在函数设置BCD格式和BIN格式的转换输出，全部操作利用结构体的思路，更加清晰明了。(RTC chip driver Before the punctuation atomic public number, I share with you some driving code
20171022195422355
- C#,VB等高级语言与OMRON全系列以太网通讯的DLL和代码，速度超快，支持浮点、双整形、二进制、BCD等多种数据类型，支持多线程,附近中有VB.NET和C#的源代码(C#, VB and other advanced languages and OMRON full range of Ethernet communication DLL and code, the speed is very fast, supporting floating point, double shaping, b
nokia ring tone RTLL
- Nokia ringtones 8051
参考资料1：基于8086最小系统的汇编程序设计
- 实现由矩阵按键控制BCD数码管显示0~F的基本功能(Realization of the basic function of BCD digital tube display 0~F by matrix key control)
CH451C54
- CH451的子程序 ● 内置大电流驱动级，段电流不小于25mA，字电流不小于150mA。 ● 动态显示扫描控制，直接驱动8 位数码管或者64 只发光管LED。 ● 可选数码管的段与数据位相对应的不译码方式或者BCD 译码方式。 ● 数码管的字数据左移、右移、左循环、右循环。 ● 各数码管数字独立闪烁控制。 ● 通过占空比设定提供16 级亮度控制。 ● 支持段电流上限调整，可以省去所有限流电阻。 ● 扫描极限控制，支持1 到8 个数码管，只为有效数码管分配扫描时间。 ● 内置64
二进制码转化为ＢＣＤ码源程序
- 二进制码转化为ＢＣＤ码源程序,VHDL在FPGA验证(Conversion of binary code into BCD code source program)
ＢＣＤ码转化为七段码源程序
- ＢＣＤ码转化为七段码源程序。VHDL在FPGA验证(Conversion of BCD code into seven segment code source program)
timer_se
- 数字时钟可以显示分、秒，并通过按键进行复位；数字时钟由四个基本模块组成，顶层模块、分频模块、计数模块、译码显示模块。（1）分频模块 分频器将开发板提供的6MHz时钟信号分频得到周期为1s的控制信号，控制计数器改变状态。（2）计数模块：秒钟和分钟利用两个模60的BCD码计数器实现。计数器分为高4位与低4位分别控制低4位每秒钟加1，变化状态为0~9，低4位状态变化到9时，高4位加1，变化状态为0~5。秒钟计数达到59时，分钟低四位从1开始，每59秒加1，低4位状态变化到9时，高4位加1，变化状态为0
bcd
- FPGA实现3-8译码器用于实验测试，非常适合于初学者(FPGA implementation decoder)
bcd_to_dec
- VHDL code for converting BCD to Decimal
bcd counter
- Binary counter design in verilog
kebenchengxu
- VHDL代码，一些课本的小程序。包含3线-8线译码器，4选1选择器，6层电梯，8线-3线编码器，8线-3线优先编码器，8选1，BCD-7段显示译码器真值表，半加器，摩尔状态机，数字频率计，数字时钟，同步计数器，序列检测器的设计，序列信号发生器，一般状态机等等。(The small program of some textbooks. Includes 3 -8 decoder, 4 1 selector, 6 elevator, line 8 Line 8 line -3 encoder, -3
1
- VHDL代码，一些课本的小程序。包含3线-8线译码器，4选1选择器，6层电梯，8线-3线编码器，8线-3线优先编码器，8选1，BCD-7段显示译码器真值表，半加器，摩尔状态机，数字频率计，数字时钟，序列检测器的设计，一般状态机等等。(VHDL code, some textbooks for small programs. Includes 3 -8 decoder, 4 1 selector, 6 elevator, line 8 Line 8 line -3 encoder, -3 prio