搜索资源列表
数字系统设计相关
- 这是有关VHDL的相关源代码,有简易CPU、加法器、除法器、计数器等-This is the relevance of the VHDL source code, a simple CPU, Adder, Divider, counters, etc.
CPU卡的接口特性传输协议与读写程序设计
- 介绍ISO7816-4及中国金融集成电路(IC)卡规范所规定的T=0协议的CPU卡与终端之间的接口特性和传输协议,及以C51语言设计的CPU卡复位、下电及读写程序。 -introduced ISO7816-4 and China's financial IC (IC) card, which is the T = 0 agreement the CPU card and the interface between terminals and transmission characte
riscdesign
- 一个非常简单的cpu设计的原代码,是用verilog编写的-a very simple cpu design of the original code, was prepared by the Verilog
MON51W_E58
- 串口的仿真功能 完全支持 单步不支持 串口中断 用户可以使用 用户不能使用 定时器2 不占用 使用 P0,P2 口仿真 完全仿真 只能用作总线 89C52等嵌入式CPU仿真 支持 不支持 系统使用CPU 双CPU设计 单CPU 占用用户堆栈 2个字节 6个字节 I/O引脚占用 一条(p3.5) 两条(p3.0,p3. -the simulation function fully supports single-step support in
good_CPU
- 本代码是在modelsim下运行的模拟8×8位的CPU,执行程度,对深入理解CPU设计和运行原理具有重要意义- This code is simulation 8脳8 position CPU which moves under modelsim, carries out the degree, to thoroughly understood the CPU design and the movement principle have the vital significance
cpuTerminate
- 用VHDL 编写的一个16位的cpu 设计方案,可以执行8条指令。-use VHDL to prepare a 16 cpu design of the program, the implementation of eight instructions.
sdcc-src-2.6.0.tar
- sdcc是为51等小型嵌入式cpu设计的c语言编译器支持数种不同类型的cpu-sdcc to 51 other small-scale embedded cpu design c compiler supports several different types of c pu
1_TO_4
- 大型risc处理器设计源代码,这是书中的代码 基于流水线的risc cpu设计-large risc processor design source code, which is based on the code book pipelined design of the risc cpu
KPCSMII
- Xillinx 的8位MCU软核的源代码,可在VertexII上运行,对CPU设计人员有很大参考意义-Xillinx the eight MCU soft-core source code can be run in VertexII. CPU designers to have great reference value
the-design-of-16-bit-cpu
- 用vhdl硬件语言设计的16位cpu,上传的压缩包既包含源代码又包含详细的文档说明。-with vhdl hardware design language of the 16 cpu, Upload compressed contains both the source code also contains a detailed document shows.
riscmcu
- 精简CPU设计,需要的可以下来看看,是VERILOG语言写的-streamlined CPU design, the need to be down look at the language is written in verilog
cpu-leon3-altera-ep1c20
- 一个使用VHDL设计的具有强大功能的32位CPU,这个文件包含了在Altera公司的ep1c20 FPGA的位码文件和配置文件,可以直接下载使用!
cpu-leon3-altera-ep2s60-ddr
- 一个使用VHDL设计的具有强大功能的32位CPU,这个文件包含了与之配套的DDR控制器程序!
cpu-leon3-xilinx-ml505
- 一个使用VHDL设计的具有强大功能的32位CPU,这个文件包含了在Xilinx公司的ml505 FPGA上的位码文件和配置文件,可以直接下载使用!
cpu-leon3-gr-pci-xc2v3000
- 一个使用VHDL设计的具有强大功能的32位CPU,这个文件包含了与之配套的PCI位码文件及配置程序。
RISC_Core.ZIP
- 这是一篇关于8位RISC CPU设计的文章,其中包含了用Verilog语言编写的CPU内核程序
09111021736
- 简单的cpu 设计 用hdl语句设计 能实现基本的功能
cpu
- 本课程设计主要解决用CPLD芯片编程,实现基本模型机中的CPU功能。为方便地址显示灯观测,地址寄存器仍用试验装置上的电路单元,微程序控制器也用实验板上的单元电路提供,CPU的其余各个模块全部写入CPLD中。
VHDL-XILINX-EXAMPLE26
- [VHDL经典设计26例]--在xilinx芯片上调试通过--[01--1位全加器][02--2选1多路选择器][03--8位硬件加法器][04--7段数码显示译码器][05--8位串入并出寄存器][6--8位并入串出寄存器][7--内部三态总线][8--含清零和同步时钟使能的4位加法计数器][9--数控分频器][10--4位十进制频率计][11--译码扫描显示电路][12--用状态机实现序列检测器的设计][13--用状态机对ADC0832电路控制实现SIN函数发生器][14--用状态机实现AD
controlunit
- CPU设计中的controlunit源码,其中附带了时序仿真。通过Sequencing Logic 产生 control_signals,具体的信号可在controlsignal.mif文件中直接修改。