CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 搜索资源 - dds VHDL

搜索资源列表

  1. CORDIC

    0下载:
  2. 数字控制振荡器(NCO,numerical controlled oscillator)是软件无线电、直接数据频 率合成器(DDS,Direct digital synthesizer)、快速傅立叶变换(FFT,Fast Fourier Transform) 等的重要组成部分,同时也是决定其性能的主要因素之一,随着芯片集成度的提高、在信号 处理、数字通信领域、调制解调、变频调速、制导控制、电力电子等方面得到越来越广泛的 应用。-Digital controlled oscilla
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:4164
    • 提供者:司令
  1. leijiaqi

    0下载:
  2. 累加器,一个加法器和一个寄存器构成的累加器,其用途是用于DDS技术的相位累加器 -ACC
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:16897
    • 提供者:陈兴文
  1. dds

    1下载:
  2. 本程序代码为DDS的程序代码。采用VHDL语言设计。可以直接仿真实现,-The program code of the program code for the DDS. Design using VHDL language. Simulation can be achieved,
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:63775
    • 提供者:wujiebing
  1. DDS_VHDL

    0下载:
  2. dds 用vhdl语言写成,可以看看!dds dds dds-dds vhdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:257516
    • 提供者:ma
  1. EP1C3_12_10_PHAS

    1下载:
  2. 基于FPGA的移相式DDS正弦信号发生器的VHDL源代码,压缩包里是在Quartus里做的工程,FPGA用的是Cyclone1C3系列-FPGA-based phase-shifting of the DDS signal generator sine VHDL source code, compressed in the bag is done in Quartus Engineering, FPGA is used Cyclone1C3 Series
  3. 所属分类:Other systems

    • 发布日期:2017-04-04
    • 文件大小:48763
    • 提供者:deadtomb
  1. dds_9760_ALL1

    0下载:
  2. DDS频率精确步进100HZ,拔码选择FSK,PSK,FM,ASK功能。-dds base on vhdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-15
    • 文件大小:4042755
    • 提供者:李逵
  1. dds_synthesizer_latest.tar

    0下载:
  2. dds synthizer used to generate digital cos and sin
  3. 所属分类:SCM

    • 发布日期:2017-04-06
    • 文件大小:518926
    • 提供者:ahmed
  1. VHDL

    0下载:
  2. 包括用用VHDL语言编写的DDS,FIFO,交通控制灯,数字电压计,信号发生器的源码,希望能帮到大家-Including the use of VHDL language with the DDS, FIFO, traffic control lights, digital voltage, the signal generator of the source, I hope to help you
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:69994
    • 提供者:link
  1. ddsdds

    0下载:
  2. 摘 要:介绍了直接数字频率合成 (DDS) 技术的基本原理,给出了基于Altera公司FPGA器件的一个三相正弦信号发生器的设计方案,同时给出了其软件程序和仿真结果。仿真结果表明:该方法生成的三相正弦信号具有对称性好、波形失真小、频率精度高等优点,且输出频率可调。关键词:直接数字频率合成;现场可编程门阵列;FPGA;三相正弦信号 (2009-01-04, VHDL, 99KB, 9次) -hgfhtht rrgtsrt rthg rgrswt sgethwrathwtHY TSRTTHSRH
  3. 所属分类:SCM

    • 发布日期:2017-03-29
    • 文件大小:568490
    • 提供者:nbonwenli
  1. DDC

    3下载:
  2. 直接数字频率合成dds源码,cos三角函数生成代码,及测试代码,用于ddc前端测试的testbench。-direct digital frequency sysnthesis
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2014-10-20
    • 文件大小:25162
    • 提供者:wq
  1. dds_9760_OK

    0下载:
  2. DDS信号源程序,用VHDL编的。里面可用拨码开关选择相应的功能:FM,ASK,PSK,AM(这一点实现的不是很好),但其它的很好。频率可达25M-DDS signal source, for the use of VHDL. DIP switch which can be used to select the appropriate function: FM, ASK, PSK, AM (This is not to achieve good), but other well. Frequen
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-17
    • 文件大小:5096040
    • 提供者:李逵
  1. vhdl_dds

    0下载:
  2. 利用VHDL语言实现的简易DDS,便于调节正弦波的频率及相位-VHDL language using a simple DDS, easy to adjust the frequency and phase sine wave
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:334578
    • 提供者:dzt
  1. DDS

    0下载:
  2. DDS频率合成器(使用VHDL硬件描述语言,通过Altera QuartusII开发)-DDS frequency synthesizer (using VHDL hardware descr iption language, through the development of Altera QuartusII)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:233900
    • 提供者:刘磊
  1. cpld_32

    0下载:
  2. 用VHDL语言写的一个32位DDS的程序。可以产生正弦波-VHDL language used to write a 32-bit DDS procedures. Can produce sine wave
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-02
    • 文件大小:540368
    • 提供者:mt
  1. dds_vhdl

    0下载:
  2. fpga VHDL语言,控制DDS产生频率可变的正弦波信号扫频-FPGA VHDL DDS
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-11
    • 文件大小:2759851
    • 提供者:gaoshang
  1. ddfs

    0下载:
  2. vhdl编的dds函数发生器,完成sin(x)曲线的生成-vhdl function generator dds compiled to complete the sin (x) curve is generated
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:90778
    • 提供者:王晓虎
  1. VHDLbasicExampleDEVELOPEMENTsoursE

    1下载:
  2. 这里收录的是《VHDL基础及经典实例开发》一书中12个大型实例的源程序。为方便读者使用,介绍如下: Chapter3:schematic和vhdl文件夹,分别是数字钟设计的原理图文件和VHDL程序; Chapter4:multiplier文件夹,串并乘法器设计程序(提示:先编译程序包); Chapter5:sci文件夹,串行通信接口设计程序; Chapter6:watchdog文件夹,看门狗设计程序; Chapter7:taxi文件夹,出租车计价器设计程序; Chapte
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:138782
    • 提供者:wuyu
  1. nco

    0下载:
  2. 基于DSP builder搭建的DDS模块,可以用在数字下变频中的NCO等-Based on DSP builder to build the DDS module can be used in digital down-conversion of the NCO, etc.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:7570
    • 提供者:郑程
  1. qam_64

    1下载:
  2. 64QAM调制,采用硬件语言verilog实现,其中调用了DDS的IP核-64QAM modulation, using language verilog hardware implementation, which is called the IP core of the DDS
  3. 所属分类:Post-TeleCom sofeware systems

    • 发布日期:2015-01-16
    • 文件大小:1055
    • 提供者:zhujing
  1. 8psk

    0下载:
  2. 利用DDS原理设计8psk的原代码,已通过调试-8psk principle design using DDS source code, which has passed the commissioning
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1807705
    • 提供者:luyuan
« 1 2 3 4 5 6 78 9 10 11 12 ... 16 »
搜珍网 www.dssz.com