CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 搜索资源 - de2

搜索资源列表

  1. speed_measure_on_7_segment

    0下载:
  2. Period method of frequency measuring (change constant to speed measure). DE2 Board Quartus project. Input signal on GPIO, result on 7seg, start/stop with key[0].
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:40755
    • 提供者:shaitan
  1. mp3_player_neek

    0下载:
  2. A test program for SD card on DE2 board
  3. 所属分类:source in ebook

    • 发布日期:2017-05-15
    • 文件大小:3856886
    • 提供者:yang
  1. DE2_LCM_CCD

    0下载:
  2. DE2开发板上用DC2模块和LCM模块实现的数字照相机源代码-DE2 development board with the module and the LCM module DC2 Digital Camera Source
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-22
    • 文件大小:342931
    • 提供者:caizuhong
  1. Sdram_Control_2Port

    1下载:
  2. 双端口SDRAM控制器,将SDRAM虚拟成两个端口,已经在ALTER DE2开发板的硬件上验证通过,采用Verilog HDL语言编写。-Dual-port SDRAM controller, SDRAM virtual into two ports, have ALTER DE2 development board hardware verification by using the Verilog HDL language.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:10842
    • 提供者:
  1. FPGA-clock

    0下载:
  2. 基于VHDL的时钟设计(de2开发平台),内含源代码,各模块的时序仿真图,结构原理图,以及完成报告。供大家参考学习。-VHDL-based clock design (de2 development platform), contains the source code, simulation charts of each module, structure diagram, and the mission report. For reference study.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-13
    • 文件大小:3565764
    • 提供者:Bertrand
  1. 4bit_switch

    0下载:
  2. 4 bit switch on altera de2
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:336261
    • 提供者:Kei
  1. main_control

    0下载:
  2. listing program to display a character in DE2 Altera s LCD with keyboard as an input
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1084810
    • 提供者:kevin
  1. DE2_70_AUDIO

    0下载:
  2. 是用VERILOG HDL和NIOS II C/C++ 编的DE2-70板子的音频编解码芯片的使用工程-Is VERILOG HDL and NIOS II C/C++ code of the DE2-70 board in the audio codec chip, the use of project
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-14
    • 文件大小:21566708
    • 提供者:覃建策
  1. DE2_LCM_CCD_inverse

    0下载:
  2. DE2版自带的CCD驱动,将图像存储于SDRAM中-DE2 version comes with the CCD driver in the image stored in SDRAM
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-15
    • 文件大小:3843456
    • 提供者:李博霖
  1. DE2_LCD

    0下载:
  2. DE2开发板LCD控制代码,LCD模块使用-We are DE2 LCD something
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:5175
    • 提供者:GYX
  1. DE2_USB_API

    0下载:
  2. USB画笔,基于altera de2平台,全都有啦,很好的例子-USB brush, based on altera de2 platform, all have friends, a good example. .
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1379454
    • 提供者:张尅
  1. DE2_NIOS_HOST_MOUSE_VGA

    0下载:
  2. de2 usb画笔 VGA显示-de2 usb pen VGA display ..............................
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1619997
    • 提供者:吴鹏
  1. lab1

    0下载:
  2. DE2开发板配套LAB1里面源代码,一共六部分。-DE2 development board s source of lab1,which is seperated to 6 parts.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1853719
    • 提供者:咸森
  1. kb_lcd

    0下载:
  2. 由VHDL撰写的PS/2键盘输入至LCD的程序,可以由DE2 Board直接进行烧录测试。-VHDL written by the PS/2 keyboard input to the LCD s program, you can burn directly from the DE2 Board test.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:897717
    • 提供者:Risger
  1. DE2_NET

    0下载:
  2. de2_net for the server web on the de2
  3. 所属分类:uCOS

    • 发布日期:2017-04-10
    • 文件大小:1906476
    • 提供者:anass
  1. DE2_TOP_ps2_mouse

    0下载:
  2. ps2_mouse实现的源代码,在Altera的DE2板上实现-ps2_mouse the source code, implementation in Altera' s DE2 board
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:5204
    • 提供者:roychen
  1. LCD_Display

    0下载:
  2. LCD Display on DE2 board
  3. 所属分类:Other windows programs

    • 发布日期:2017-04-01
    • 文件大小:1789
    • 提供者:Huy
  1. LAB2

    0下载:
  2. 适合初学者的FPGA。Altera de2 板开发试验程序-Suitable for beginners FPGA. Altera de2 board development test program
  3. 所属分类:Other systems

    • 发布日期:2017-05-17
    • 文件大小:4265787
    • 提供者:吴雷
  1. DE2LCD_(VHDL)

    0下载:
  2. DE2控制LCD显示(VHDL编写对LCD的控制)-DE2 LCD
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:5160
    • 提供者:no4
  1. DigitalWatch

    0下载:
  2. Digital watch write in Verilog HDL language simulate the real clock in Atera DE2 development board
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:15601
    • 提供者:minh
« 1 2 3 4 5 6 78 9 10 11 12 ... 50 »
搜珍网 www.dssz.com