heater controller using avr micro and lcd

七段数码管译码器.(Verilog)[FPGA]第一个Verilog程序,七段共阴数码管摸索了好几天,终于能完成敲入代码、综合、仿真、绑定引脚至下载的全套工作了 -. 七段数码管的lookup table module SEG7_LUT ( input [3:0] iDIG, output reg [6:0] oSEG ) always@(iDIG) begin case(iDIG) 4 h1: oSEG = 7 b1111

HD6433256P (H8/300 CPU based) Registers definitions and makefile.

initialization file for H8 compilers, works with HEW Hitachi Embedded workbench, compile in c ansi compiler compiler compiler compiler -initialization file for H8 compilers, works with HEW Hitachi Embedded workbench, compile in c ansi compiler compil

FatFs gcc 编译工程 FatFs Module是一种完全免费开源的FAT文件系统模块，专门为小型的嵌入式系统而设计。它完全用标准C语言编写，所以具有良好的硬件平台独立性，可以移植到8051、PIC、AVR、SH、Z80、H8、ARM等系列单片机上而只需做简单的修改。它支持FATl2、FATl6和FAT32，支持多个存储媒介；有独立的缓冲区，可以对多个文件进行读／写，并特别对8位单片机和16位单片机做了优化。-FatFs Module is a completely free