CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 搜索资源 - verilog Uart

搜索资源列表

  1. fpga_uartrw

    1下载:
  2. FPGA的uart控制器的verilog源程序,在cyclone II EP2C8Q208上调试运行成功-FPGA s UART controller Verilog source code, in cyclone II EP2C8Q208 debugging run successfully
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:56002
    • 提供者:蒋斌斌
  1. btm_communication

    0下载:
  2. 自己项目中用到的verilog UART程序。-Their own projects verilog UART procedure used.
  3. 所属分类:source in ebook

    • 发布日期:2017-04-04
    • 文件大小:1462
    • 提供者:liujakie
  1. usart_verilog

    0下载:
  2. Uart verilog 代码 可综合 很好的代码-Uart verilog code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:16100
    • 提供者:shenhao
  1. UART_for_FPGArar

    0下载:
  2. it is a verilog code written for MELAY state machine based UART and it wll synthesize in xinlix ise 8.2i.i have tested it om my kit.[i mae my own kit for spartan2 device]-it is a verilog code written for MELAY state machine based UART and it wll
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:5579
    • 提供者:yasir ateeq
  1. uart

    0下载:
  2. uart using verilog hdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-26
    • 文件大小:12125
    • 提供者:imran ahmed
  1. UART

    0下载:
  2. 简易UART程序 verilog 描述-Simple UART procedure described in verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:18671
    • 提供者:pan
  1. UART_VHDL_Verilog

    0下载:
  2. UART的Verilog_源码,适合初学者学习can协议。-UART s Verilog source, suitable for beginners can learn from the agreement.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:349723
    • 提供者:lammyt
  1. uart

    0下载:
  2. This Verilog file is a desription of an UART, which is a piece of computer hardware that translates data between parallel and serial forms.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:1119
    • 提供者:Balazs Jozsa
  1. sdram32

    0下载:
  2. DDR SDRAM source verilog source codes
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:25220
    • 提供者:sachin
  1. uart16450

    1下载:
  2. uart 16450合集,xilin altera lattice-collection of uart controller 16450
  3. 所属分类:VHDL编程

    • 发布日期:2014-03-11
    • 文件大小:822763
    • 提供者:jhv
  1. uart

    0下载:
  2. fpga 串行口 接收和发送程序,采用verilong语言编写-fpga uart ,receive and send include writed by verilog language
  3. 所属分类:Other Embeded program

    • 发布日期:2017-03-31
    • 文件大小:372098
    • 提供者:james
  1. UART

    0下载:
  2. 用FPGA开发的串口通信的程序,代码是用verilog编写的,希望对大家有用!-Serial communication with the FPGA development process, the code is written in verilog and hope for all of us!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:267617
    • 提供者:郭富民
  1. au

    2下载:
  2. 基于APB总线的uart控制器,包括源码和vcs脚本-UART controller based on AMBA APB
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-26
    • 文件大小:7287
    • 提供者:Samuel Xu
  1. UART

    0下载:
  2. the uart transmitter and receiver are used to design the data transmission for 8bit sipo and piso in verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:1440
    • 提供者:prabakaran
  1. uart_rx

    0下载:
  2. Tcode is in VERILOG HDL (Hardware descr iption language) code is of UART (universal asynchronous receiver&transmitter) receiver . its objective is to accept serial data from port of computer and allow it to come in a FPGA-Tcode is in VERILOG HDL
  3. 所属分类:Other systems

    • 发布日期:2017-03-27
    • 文件大小:992
    • 提供者:hassan
  1. verilog_rs232

    0下载:
  2. 用verilog实现串行口UART控制器,适用于XILINX器件-verilog UART controller
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:343264
    • 提供者:bigchop ma
  1. uart

    0下载:
  2. RS232控制分频,实现占空比和频率可以控制的分频器-verilog RS232
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:80161
    • 提供者:cuiqiang
  1. uart

    0下载:
  2. 自己写的Verilog写的串口程序,实现收发功能。方法不错,可以参考下。-verilog...uart...
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:538735
    • 提供者:地主
  1. uart1

    0下载:
  2. RS232(UART)串口传输,通过了FPGA验证功能正确-UART RS232 verilog HDL FPGA xilinx
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:238071
    • 提供者:
  1. uart_verilog

    0下载:
  2. UART Verilog,书中里的例子,绝对正确,用Verilog语言编写的串口通信例子-UART VerilogCommand Parsing NiosII serial serial parts, including the interruption, send the command prompt, receiving treatment and other characters. Spent a lot of hard work! Definitely useful for beginn
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-25
    • 文件大小:3660
    • 提供者:李燕乐
« 1 2 34 5 6 7 8 9 10 ... 27 »
搜珍网 www.dssz.com