搜索资源列表
i2c8
- I2c 总线测试程序,经过多次验证的.包括读写模式(第一次上传)-I2c bus testing procedures after several tested. Including reading and writing mode (the first uploading)
alu1
- alu,原程序及testbench,供初学者参考-alu, the original procedures and testbench and reference for beginners
memory1
- memory,原程序及testbench,供初学者参考-memory, the original procedures and testbench and reference for beginners
register19
- register,原程序及testbench,供初学者参考-register, the original procedures and testbench and reference for beginners
timing19
- timing,原程序及testbench,供初学者参考-timing, the original procedures and testbench and reference for beginners
wb_dma_ch_arb
- DMA的实现,通过此文件以及后面的文件可以实现DMA,可以在CPU之外工作.
wb_dma_ch_sel
- DMA的实现,通过此文件以及后面的文件可以实现DMA,可以在CPU之外工作.
wb_dma_rf
- DMA的实现,通过此文件以及后面的文件可以实现DMA,可以在CPU之外工作.
wb_dma_ch_pri_enc
- DMA的实现,通过此文件以及后面的文件可以实现DMA,可以在CPU之外工作.
wb_dma_ch_rf
- DMA的实现,通过此文件以及后面的文件可以实现DMA,可以在CPU之外工作.
wb_slv_model
- DMA的实现,通过此文件以及后面的文件可以实现DMA,可以在CPU之外工作.
chengfaqi
- 用c 实现乘法器的功能,我已经用过并调试过了，很好的原代码
ourdev_192095
- FPGA模拟SPI接口驱动3310液晶屏的 详细驱动
spi_coolrunner_ver3
- a verilog prigram for SPI
cla_src
- carry lookahead adder verilog program
基于verilog的38译码器
- 基于verilog的38译码器，八个输出，三个输入-counter based on verilog
tm_us_wred
- wred 调度主动丢弃型算法，通讯中对TDP比较好。-wred algorithm
DP_RAM_lab
- 用SmartGen 生成一个2k*8 Dual Port RAM，并通过串口发送数据初始化RAM。然后通过串口返回到上位机的串口调试程序显示。-SmartGen generated using a 2k* 8 Dual Port RAM, and sending data through the serial port to initialize RAM. And back through the serial port to the PC serial port debugger displ
fpadd
- 利用verilog hdl编写的浮点加法器运算单元，单精度。-Verilog hdl prepared to use floating-point adder computing unit, single-precision.
first_cpu
- nios ii cpu核，包含通用IO口、sdram、flash、uart-nios ii cpu、genernal io port、sdram、falsh、uart