搜索资源列表
m16550a_verilog_rtl
- mentor UART IP verilog源码 以通过验证.-mentor UART IP verilog source to the test.
FSM_Westor
- 状态机得用法，可以帮助新手了解状态机得用法以及掌握用途-state machine in use, and can help newcomers understand the state machine in use, and control purposes
keyscan
- 4×4键盘扫描的verilog 代码,在CPLD板上实现
SmartSOPC_Board_Cyclone_1C6
- sopc开发板标准NIOSII模块，用于EP1C6Q240C8芯片（FPGA）
aFifo
- verylog语言编程，为异步flipflop的程序。具有数据传输功能，数据位数可以用户设定
FPGAnumericDESIGN
- FPGA 数字处理
mycpu
- Quartus II 5.0下写的一个单总线架构的CPU设计，包括控制器、运算器、译码电路等。模拟的时钟脉冲也给出。已经通过Quartus II 5.0运行。可以给需要设计总线架构CPU的同学一点参考。
nlint+debussy+modelsim
- modelsim + debussy脚本
an500_design_example
- 利用MAX II CPLD 实现 NAND 闪存接口
mouse1
- PS2鼠标驱动程序，verilog语言书写
FPGA ＩＩR滤波器
- 小程序，ＦＰＧＡ设计的
powerpc fapg 调试
- powerpc fapg 调试
DE0 Debounce
- DE0 SPEC
Writing efficient testbenches完整版
- Xilinx xapp199参考设计并不全， 这是我自己找到的差的部分，并加了进来。
pllverilog 完成pll锁相环的设计
- 基于FPGA的程序编写，完成pll锁相环的设计，实验证明次程序是完整的-FPGA-based programming, complete pll PLL design, experiments show that second program is complete
apb.rar
- APB master verilog code,APB master verilog code
true_dual_port_ram_dual_clock
- 双端口ram的verilog程序，经过验证，可编译可用,-dual pot ram
phase_test
- 基于verilog的鉴相器设计，鉴相器是锁相环的一部分，功能是检测两个时钟是否同步-The phase detector based on verilog design, PLL phase detector is part of function is to test whether the two clock synchronization
booth_multiplier
- Booth multiplier written in verilog
s3esk_cpld_design
- Spartan-3E板卡XC2C64A CPLD 的代码-the XC2C64A CPLD on the Spartan-3E Starter Kit boards