使用前请您先阅读以下条款，否则请勿使用本站提供的文件！ 1) 本站不保证所提供软件或程序的完整性和安全性。 2) 请在使用前查毒 (这也是您使用其它网络资源所必须注意的) 。 3) 近来部分国产软件、汉化安装程序捆绑流氓插件，请在安装过程中谨慎点击下一步。 4) 如果本站提供的程序对您的网站或计算机造成损失或损害，本站概不负责。 5) 转载本站提供的资源请勿删除本说明文件。 6) 本站对提供下载的软件等不拥有任何权利，其版权归该下载资源的合法拥有者所有。。

用VHDL和Verilog语言编写的总线的源程序，从开源网站上下载下的，希望对大家有用-Using VHDL and Verilog source code written in the bus, from the open-source Web site to download the next, and hope for all of us