搜索资源列表
flexdec
- 该源代码运行于89c51系列单片机上,可从输入FLEX二进制码流中解交织,处理CRC纠错,并最终解码出有效ASCII码数据.-the source code running on 89c51 MCU, FLEX can be imported from binary code stream deinterleave handling of CRC error correction. and finally decoding of effective ASCII data.
Interleave
- 在Maxplus软件平台开发的，使用原理图开发的fpga的纠错编码和交织以及解纠错和解交织的源码文件
GSM_DSP_Interleave
- 笔者长期从事移动通信系统的无线链路调制与解调物理层实现方面的工作，所以在这里我们给出语音或者业务信道链路过程的交织与解交织的DSP实现方法。需要说明的是：这是针对定点DSP、C55xx的编程实现方法，希望对读者有益。
address_lookup
- 解交织地址产生的matlab代码，通过验证，可放心使用！
interweave_1
- 用VHDL语言编写的实现交织编码和解交织功能的代码。交织采用按行写入，按列读出的方法实现。主要包括：信源信号产生（20位的m序列），交织器，解交织器。为实现流水线的操作，采用了两个交织器和两个解交织器，当一个写入数据的时候，另一个读出数据。-Implementation using VHDL language features Interleaved Coded deinterleave code. Intertwined with by line write, read out by colu
4_31
- 这是一个交织器/解交织器的FPGA实现，虽然交织器的功能简单，但是其实现比较复杂-This is an interleaver/de-interleaver to achieve the FPGA, although the function of interleaver simple, but its more complicated to achieve
deinterleave
- CDMA.1X中，解交织的FPGA实现，程序基于VHDL编写，在XILINX开发板实现。-CDMA.1X, the solution of interwoven FPGA implementation, the program prepared based on VHDL, in the XILINX development board to achieve.
reference
- 自己做IC课程设计的成果，用Verilog语言进行编写的。 主要是基于IEEE802.3的交织和解交织。中间可能有在解交织的时候，信号有一些移位，最初编写的时候自己没有发现，注意用的时候改正下。 还有是一些的实际项目中的代码，很具有参考价值-These are our IC design curriculum outcome, written with Verilog language. It is mainly about the interleave and deinterle
jiaozhijiejiaozhi
- VHDL代码完成行列交织与解交织的功能实现-the realization of interleaver on VHDL language
interlace
- 根据MATLAB中的伪随机交织器产生的交织图案初始化到ROM中，从ROM中读取交织图案对输入数据进行交织。同时也可根据解交织图案进行解交织，同样的算法。-In accordance with MATLAB generated pseudo-random interleaver initialization pattern woven into the ROM, read from the ROM interwoven interwoven pattern of input data. Can a
6soft_247MHz_channel
- lte上行信道解交织解复用: RTL: ack_addr_gen.vhd ack地址产生 data_addr_gen.vhd 数据地址产生 de_interl_mux_con_ctrl.vhd 控制单元 de_interl_mux_con_top.vhd 顶层 de_interl_mux_con_tt.vhd 测试平台 de_mux_ram.vhd ram deinterl_pack.vhd 变量定义 delay.vhd 延迟 delayb.vhd 延迟
inverse_mapper
- 解交织并把资源映射到调制的星座图上，针对802.11a-De-interleaving and modulation to resources mapped to the constellation diagram for 802.11a
Interleaver_Deinterleaver
- 通信中卷积交织/解交织FPGA源程序，采用verilogHDL代码实现，包含测试程序，经过验证。-Communication in the convolutional interleaving/de interleaving FPGA source program, using verilogHDL code to achieve, including test procedures, after verification.
卷积交织器解交织器设计
- 交织技术通常分为分组交织和卷积交织。分组交织过程是数据先按行写入，再按列读出；解交织过程是数据先按列写入，再按行读出。其特点是结构简单，但数据延时时间长，而且所需的存储器比较大。(Interleaving techniques are usually divided into packet interleaving and convolution interleaving. Packet interleaving process is the first data written by row,