出租车计程计费器 vhdl程序 数码管显示路程 车费-Metered taxi meter vhdl program

出租车计价器（其中包括分频模块，计程模块，计时模块，计费模块，显示模块以及顶层模块），基于Verilog HDL语言，开发板是FPGA(Sparten 6 LXS45),开发环境是Xilinx。-Taxi meter (including frequency module, the meter module, timing module, billing module, display module and top-level module), based on Verilog HDL lang

出租车计价系统，一个用于出租车自动计时和计费的汇编语言代码-Taxi meter system, an automatic timing and billing for cab assembly language code

单片机设计一个出租车运行程序，能够很好的模拟出租车的计费程序的源程序-Single chip design a taxi operating procedures, can be very good simulation of the taxi billing procedures of the source