搜索资源列表
codeofvhdl2006
- 【经典设计】VHDL源代码下载～～ 其中经典的设计有：【自动售货机】、【电子钟】、【红绿灯交通信号系统】、【步进电机定位控制系统】、【直流电机速度控制系统】、【计算器】、【点阵列LED显示控制系统】 基本数字逻辑设计有：【锁存器】、【多路选择器】、【三态门】、【双向输入|输出端口】、【内部（缓冲）信号】、【编码转换】、【加法器】、【编码器/译码器】、【4位乘法器】、【只读存储器】、【RSFF触发器】、【DFF触发器】、【JKFF触发器】、【计数器】、【分频器】、【寄存器】、【状态机】
zzchufaqi
- vhdl 除法器 eda课程设计用。 设计一个两个五位数相除的整数除法器。用发光二极管显示输入数值，用7段显示器显示结果十进制结果。除数和被除数分两次输入，在输入除数和被除数时，要求显示十进制输入数据。采用分时显示方式进行，可参见计算器的显示功能。-divider vhdl eda curriculum design purposes. Design a two five-digit integer divider division. Enter the value with the lig
MICROCHIP
- 单片机小系统简易计算器设计 设计制作要求：用80C51/52单片机小系统编程制作的简易计算器。 1）要有4位LED显示器。 2）要有0—9个数字输入按键和功能按键分别是 “+”，“-”，“*”，“/”，“=” “CLR”，即“加法”，“减法”，“乘法”，“除法”，“等于”，“清除”。 3）显示过程：实验板通电开机后，第一位LED显示器显示“0”。 按下第一组数字，再按运算键“+ 、- 、*、/ ”后，再按第二组数字，继续按下“=”即可显示整数运算结果。按“清除键”清除当前L
counter_seg_code
- 对于学习FPGA的同学来说计算器分频是必不可少的流程 但是通常将两者配合起来使用是很重要的-It is essential for students to learn FPGA to divide the calculator, but it is important to use them together.
基于单片机的智能计算器
- 用89c51单片机实现年、月、日、时、分、秒的显示。显示屏为LCD1602，并且可以设置时间。(Display of year, month, day, hour, minute and second with 89C51 singlechip. The display is LCD1602, and can set the time.)