搜索资源列表
fft_flp32_Complex
- 文件包为浮点快速傅立叶变换（32点）的汇编代码，运行在ADI的Visual DSP++平台上，由于结合了并行流水线指令，该算法具有很高的运行效率，可以被广泛使用在高速数字信号处理方面。-package for floating-point fast Fourier transform (32 points) compiled code, ADI operations in the Visual DSP platform, thanks to a combination of a parallel
pingpufx
- 本设计以凌阳16位单片机SPCE061A为核心控制器件，配合Xilinx Virtex-II FPGA及Xilinx公司提供的硬件DSP高级设计工具System Generator，制作完成本数字式外差频谱分析仪。前端利用高性能A/D对被测信号进行采集，利用FPGA高速、并行的处理特点，在FPGA内部完成数字混频，数字滤波等DSP算法。
Pall_FIR
- FIR低通滤波器得设计，采用并行算法设计
CRC
- 这个是我花了一个星期的CRC算法，有并行与串行的区别与时序的分析。。。。希望站长能够同意-This is a week I spent the CRC algorithm, there is the difference between parallel and serial and timing analysis. . . . Hope that regulators can not agree
lunwen
- 潘明海 刘英哲 于维双 (论文) 中文摘要： 本文讨论了一种可在FPGA上实现的FFT结构。该结构采用基于流水线结构和快速并行乘法器的蝶形处理器。乘法器采用改进的Booth算法，简化了部分积符号扩展，使用Wallace树结构和4-2压缩器对部分积归约。以8点复点FFT为实例设计相应的控制电路。使用VHDL语言完成设计，并综合到FPGA中。从综合的结果看该结构可在XC4025E-2上以52MHz的时钟高速运行。在此基础上易于扩展为大点数FFT运算结构。 -Pan Mingha
lvboqi
- 探讨用于直接序列扩频的数字匹配滤波器(DM )的逻辑结构和有关参敷的选取问题； 讨论了采用并行处理技术和快速算法的可行性，分析了量化比特数、取样间隔以及A／D变换器固有的 软限幅鼓应对系统性能的影响；为有所比较，还提到了早期的柱性重合D^ 。在给出部分理论分析和计 算机模拟结果之后归纳了几条主要结论，这叶在目前国内条件下设计DⅦ 特别具有参考价值。-Explore for direct sequence spread spectrum digital matched filter (
interface
- 采用Cyclone EP1C3，VHDL程序算法实现了信号波形的实时采样并回放，同时能测量时域信号的频率，通过与MCU的8位并行接口，进行相互通信。-Using Cyclone EP1C3, VHDL program algorithm of the signal waveform of real-time sampling and playback at the same time capable of measuring the frequency of the signal in time
DSPBasedFastCalculationoftrigonometricfunctions.ra
- 基于DSP 的三角函数快速计算分析了常用三角函数(主要是正余弦)的各种近似计算方法包括迭代法级数法查表法以及CORDIC 算法给出了常用算法的 误差特性误差范围以及时空效率依据现代DSP 的流水并行( SIMD)和片内存储器等特点对各种算法进行了优化调整提高了它们 的并行性-DSP-Based Fast Calculation of trigonometric functions
st7540
- 本文提出了一种新的可灵活配置的DSP并行处理结 构，与以往的DSP并行处理结构不同的是：本结构中的各 个DSP处理器之间的互联结构可以根据实际的应用和算 法的选择及分解做灵活地调整，这种结构的调整只是在软 件上的修改，不会涉及硬件的改动。文中详细描述了相应 的硬件实现方案及其结构调整的方式，并介绍了本设计在 OBS系统中的应用情-本文提出了一种新的可灵活配置的DSP并行处理结构，与以往的DSP并行处理结构不同的是：本结构中的各个DSP处理器之间的互联结构可以根据实际的应用
bit4_mul
- vhdl写的程序，并行4位乘法器 加快流据传递，提高算法效率-bit4_mul
AnApproachBasedonFPGAtoAccelerateAccomplishingReco
- 提出一种在 FPGA 上实现发射光谱层析技术 SIRT算法时 ,在原有资源不变的情况下 ,加速系统运算的方法。该方法把矩阵分块理论的数学原理和 FPGA 具有并行运算能力的优势有机结合 ,使运算速度有效提升。-An approach based on FPGA to accomplish Simultaneous Iterative Reconst ruction Technique (SIRT) of Emis2 sion Spect ral Tomography ( EST) is pr
DA_fir_parrel
- 用FPGA实现并行分布式算法的VHDL程序，采用优化结构实现，功能正确-FPGA implementation using VHDL program parallel and distributed algorithms, realized by optimizing the structure and function correctly
FIR
- 本程序实现了FIR滤波器，使用了全并行的分布式DA算法，附有仿真波形。-FIR filter with DA
thedesignofINTERNETwithMPICH
- 并行算法在网络开发中的应用，可以大大提高处理速度-MPICH and internet
32-crc32
- 32位数据输入并行算法Verilog HDL代码。-32 bits of data input and parallel algorithm Verilog HDL code
FIR_lowpass_part
- 实现FIR滤波器的并行算法，这里是一个64阶的低通滤波器-FIR filter of parallel algorithm
bingzhuanchuan
- 串行转并行算法，自己编写，已经运行成功，算法简单易懂。-Serial to parallel algorithm
led
- 采用并行算法实现流水灯设计,其中top_module是顶层文件。-Flash light by parallel algorithm design
sdi_nrzi_enc
- BT1120格式的NRZI编码,并行算法-NRZI encoding BT1120 format, parallel algorithm
CRC
- crc校验的程序,关于crc的校验程序，8位转化为8位的并行算法，使用verilog编写的(crc search .12bit_4bit,8_8bit,and16 bit_8bit,32bit_8bit progranming by verilog languages,is very good. I think is correct)