CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 搜索资源 - 循环码

搜索资源列表

  1. 卷积码、CRC

    2下载:
  2. 卷积码的C源程序,包括编码器和译码器。 还有一个是循环荣誉校验的vhdl]源码。-convolution of C source code, including the encoder and decoder. There is a cycle of the calibration honor VHDL] source.
  3. 所属分类:嵌入式/单片机编程

    • 发布日期:2008-10-13
    • 文件大小:6873
    • 提供者:潘华林
  1. encoder

    0下载:
  2. VHDL实现循环码编码,设计了三个单元。switch是一个开关,shifter是移位寄存器,encoder是主体。
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1943
    • 提供者:王三一
  1. CP0201

    0下载:
  2. 等概率二进制码,循环码,跳频码,PPM-TH调制器,脉冲形成器,PPM-TH信号发送器。
  3. 所属分类:嵌入式/单片机编程

    • 发布日期:2014-01-17
    • 文件大小:4019
    • 提供者:菜鸟
  1. crc_verilog

    0下载:
  2. 循环码编码器verilog实现,里面包含有源程序和仿真图。
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:15549
    • 提供者:萍果
  1. 循环冗余校验码

    0下载:
  2. 循环冗余校验码(试验报告)-Cyclic Redundancy Check (pilot reports)
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:51050
    • 提供者:振臂
  1. decode.rar

    1下载:
  2. 基于VHDL语言的循环码编码器的程序,以一个(15,6)循环码为例,VHDL language based on the cycle of the program code encoder to a (15,6) cyclic code as an example
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2014-05-21
    • 文件大小:236034
    • 提供者:张皓
  1. sim.rar

    2下载:
  2. 通用的循环码编码器和(7,4)循环码译码器。采用VERILOG HDL编写,通过硬件验证。需使用modelsim 5.6仿真,Common cyclic code encoder and (7,4) cyclic code decoder. VERILOG HDL preparation used by the hardware verification. Need to use simulation modelsim 5.6
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2014-05-23
    • 文件大小:34153
    • 提供者:来来
  1. crc7_4

    0下载:
  2. 使用Verilog HDL语言按标准编写的CRC(7,4)循环码,对学习编码有很好的指导作用!-Verilog HDL CRC(7,4) coding
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:193468
    • 提供者:caizhixiang
  1. bianma

    0下载:
  2. 基于VHDL设计的在quarters2上的循环码编码器-VHDL-based design at quarters2 on the cyclic code encoder
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:13821
    • 提供者:lc
  1. xunhuan

    0下载:
  2. 编译实现循环码的产生,用FOR循环分别对其中的码元进行设置。-Implementation cycle of the compiler generated code, respectively, using FOR Cycle one of the key element of the set.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:2685
    • 提供者:周祥娟
  1. 1

    0下载:
  2. 循环码纠错译码器,简单易学,十分适合初学者使用-Cyclic code error correction decoder, easy to learn, very suitable for beginners to use
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-12
    • 文件大小:553
    • 提供者:孔祥
  1. vhdl

    0下载:
  2. 循环码编译码程序,用c语言编程的 该for 循环计算码组的后3 个码元-Cyclic code encoding and decoding procedures, with c language programming cycle of the calculation of the code group for the three yards after the yuan
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-05-14
    • 文件大小:13290
    • 提供者:小小
  1. xunhuan

    0下载:
  2. 循环码编写与翻译,希望大家能有用~~~~激活帐号-idontkonwenglish
  3. 所属分类:SCM

    • 发布日期:2017-03-28
    • 文件大小:4718
    • 提供者:崔志华
  1. xunhuanma

    0下载:
  2. 《通信原理》循环码 《通信原理》循环码 《通信原理》循环码 《通信原理》循环码-xun huan ma xun huan ma
  3. 所属分类:SCM

    • 发布日期:2017-04-17
    • 文件大小:158718
    • 提供者:dingxu
  1. UHF-RFID-CRC

    1下载:
  2. 本文首先研究了IsO/IECl8000.6标准中A、B两类短程通讯的前向链路与返回 链路的数据编码方式,对(FMO)双相间隔编码、(PIE)脉冲间隔编码、曼切斯特码 的编解码方式和技术参数进行了深入的分析,并利用FPGA实验平台对这三种编 码的编、解码电路进行了设计和仿真。然后对UHF RFID系统的差错控制技术原理 进行了探讨,重点研究了ISo/IECl8000.6标准中采用的数据保护与校验技术,即 循环冗余校验(CRC)技术。分析了基于线性反馈移位寄存器(LFSR)实现C
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-16
    • 文件大小:4366124
    • 提供者:HY jian
  1. BCH

    0下载:
  2. BCH码是循环码中的一个重要子类,它具有纠正多个错误的能力,广泛应用于移动通信和卫星通信中。BCH码有着严密的代数结构,是目前研究得比较透彻的一种码。-BCH codes are cyclic codes is an important sub-class, it has the ability to correct multiple errors, widely used in mobile communications and satellite communications. BCH co
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:61259
    • 提供者:wangzhi
  1. 12CRC

    0下载:
  2. CRC码是一种循环码,有着极强的检错能力,在计算机通信和移动通信种广为应用。-CRC code is a cyclic code, there is a strong error detection capability in the computer and mobile communications are widely used species.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:81471
    • 提供者:wangzhi
  1. BCH

    1下载:
  2. BCH 是纠错能力可控的纠错编码,是循环码的子类. 介绍了BCH 码的编码原理和设计方法,在特定信道和调制方式下对经过BCH 编码的系统进行仿真,分析BCH 码在特定信道下的编码增益.-BCH is error correction ability of controllable error correction coding, is a subclass of cyclic code. Introduces BCH code coding principle and design method
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:258081
    • 提供者:周明新
  1. crc-cycle

    0下载:
  2. 循环码的编码,具有软件设计程序,和硬件图-crc cycle
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:581201
    • 提供者:杨阳
  1. 循环码

    0下载:
  2. 这是对于循环码编码器的语言,希望对大家有帮助(This is the source code for cyclic code coding, I hope to help everyone)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-19
    • 文件大小:1024
    • 提供者:羽霜梦琳
« 12 3 4 5 6 7 »
搜珍网 www.dssz.com