搜索资源列表
数字锁相环设计源程序
- PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), 数字锁相技术在通信领域应用非常广泛,本例用VHDL描述了一个锁相环作为参考,源码已经调试过。编译器synplicty.Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿上;顶层文件是PLL.GDF-digital phase-locked loop PLL design source, in which Fi is the input freque
di_timer
- 应用C51单片机控制的数字时钟显示程序,显示模块采用了简单易行的数码管-application C51 microcontroller control of the digital clock display program shows that the modules use a simple digital control
SH205
- 单片机的数字时钟例程,定义运行状态,可以调整倒计时分,小时调整等.-SCM digital clock routines, the definition of operations, the countdown can be adjusted, such as the adjustment hour.
e_clock
- CHDL语言编写的数字时钟程序 具有时间显示,整点报时,零点报时,和时间可调-CHDL language digital time clock procedures, the whole point timekeeping, 0.2 timekeeping, and adjustable time
数字钟
- 报时小闹钟 本程序是一个用汇编编的精致的图形时钟,运行时双击clock图标即可, 钟表显示的时间为本机系统的时间。 按b键可扩大画面 ;按s键可缩小画面;按c键可改变颜色;按e键可听音乐; 按q键退出本程序. -timekeeping small alarm clock this procedure is a compilation series with exquisite graphics clock, double-click the clock running i
muxplusii --vhdl 经典程序
- 用VHDL编写的数字时钟,可变宽度脉冲产生器-prepared using VHDL digital clock, Variable width pulse generator, etc.
LCD时钟C51
- //日历时钟 //按AN1,进入设置状态 //按AN2,停止闹钟声音 //按AN3,依次进入闹钟功能是否启用,闹钟时,分秒,年,月,日及时间时,分,秒的设置,直到退出设置状态 //按AN4,调整是否起用闹钟和调节闹钟时,分,秒,年,月,日,时间的时,分,秒的数字 //LCD第二排中间显示小喇叭,表示启用闹钟功能,无则禁止闹钟功能(可在调整状态进行设置) //正常状态,LCD上排最前面显示自定义字符,LCD下排最前面闪动\"willar\" //设置状态,LCD上排最前
digital_clock
- vivado 学习资料 数字时钟设计 新建工程后导入相关文件(source)(digital clock Vivado learning materials Digital clock design, new construction, import related documents (source))
disp
- 可以计时,显示时间。这个程序使用10MHz的时钟信号转为1Hz和500Hz的信号作为输入,来驱动显示数码管时间的。(You can clock and display time.)
time
- 单片机程序,数字时钟,时分秒均可调节,可一键暂停或启动或复位,带dsn设计图,可直接仿真。(Microcontroller programming, digital clock, minutes and seconds can be adjusted, can be a key to start or pause or reset, with dsn design, direct simulation.)
8位数字显示的简易频率计
- (1)能够测试10HZ~10MHZ的方波信号; (2)电路输入的基准时钟为1HZ,要求测量值以8421BCD码形式输出; (3)系统有复位键; (4)采用分层次分模块的方法,用Verilog HDL进行设计,并对各个模块写出测试代码; (5)具体参照说明文档(包含源代码,仿真图,测试波形,详细的设计说明)(A square wave signal capable of testing 10HZ~10MHZ; (2) the reference clock input by the ci
A4_Clock_Top
- 24小时制数字时钟,可自行调节时间,能暂停。(24 hours digital clock, can adjust time, can pause.)
电子时钟
- 51单片机控制DS1302实现数字万年历,可调整时间,日期等(Single chip calendar, adjustable time)
Clock_Synchronization_Module
- 数字接收机中频部分数字时钟的设计 包括matlab仿真 verilog代码、 testbench代码 以及word设计文档(Design of medium frequency digital clock in digital receiver Including Matlab simulation Verilog, testbench code, and design documents)
shuzhizhong (1)
- 数字时钟的FPGA设计,对学习FPGA有很大的帮助,希望大家能采纳(FPGA design of digital clock has great help for learning FPGA. I hope everyone can adopt it.)
单片机电子时钟设计
- 单片微型计算机简称单片机,又称为微控制器,是将CPU、RAM、ROM、定时/计数器、I/O接口电路集成到一块电路芯片上构成的微型计算机。本次设计的系统由单片机系统、数码管显示系统、键盘、蜂鸣器等组成,通过按键来控制单片机实现数字时钟的时、分、秒显示,12、24制转换,设定时间、闹钟等不同功能,并通过P0口的输出在LED上显示。该设计具有结构简单、使用方便等特点。(As the single chip computer, also known as micro controller, CPU, R
FPGA_实时时钟设计
- 通过配置DS1302芯片来实现实时时钟的监测,我们通过通过控制2个按键来选择我们要在数码管上显示的时间,按下按键1我们来显示周几,按下按键2来显示年月日,不按显示时分秒,这样显示复合我们的数字表的显示(By configuring DS1302 chip to monitor the real-time clock, we select the time that we want to display on the digital tube by controlling 2 keys. Pres
电子时钟
- 基于DE2-115的数字时钟 1.液晶显示,数码管显示 2.整点报时 3.闹钟 4.设置时间 5.设置闹钟(Digital clock based on DE2-115 1. LCD display, digital tube display 2. whole point 3. alarm clock 4. setting time 5. set the alarm clock)
Clock
- 本设计实现了一种基于FPGA的数字时钟设计,应用Verilog硬件描述语言进行数字电路设计,采用自顶向下的方法将电路系统逐层分解细化,设计数字时钟总体结构、各模块及相应具体电路。在Quartus II 9.0工具软件环境下编译、仿真。最后下载到FPGA实验平台进行测试。本数字时钟具有显示时间、通过按键校准时间、整点报时等功能。(This design realizes a digital clock design based on FPGA, uses the Verilog hardware
基于ST89C52的数字时钟
- 使用ds12c887时钟芯片 1602LCD液晶显示时分秒年月日 可设置闹钟