CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 搜索资源 - 数字输入输出

搜索资源列表

  1. cc

    0下载:
  2. TC35i模块有40个引脚,通过一个ZIF(Zero Insertion Force,零阻力插座)连接器引出。这40个引脚可以划分为5类,即电源、数据输入/输出、SIM卡、音频接口和控制。-TC35i新版西门子工业GSM模块是一个支持中文短信息的工业级GSM模块,工作在EGSM900和GSM1800双频段,电源范围为直流3.3~4.8V ,电流消耗——休眠状态为3.5mA,空闲状态为25mA,发射状态为300mA(平均),2.5A峰值;可传输语音和数据信号, 功耗在EGSM900(4类)和GSM
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-03-30
    • 文件大小:14318
    • 提供者:黄欢
  1. VC_AdvantechDAQ

    0下载:
  2. 里面包含研华DAQ的各个重要功能源码,数字量输入输出,模拟量输入输出等-Advantech DAQ which contains all the important functions of source, digital input and output, analog input and output, etc.
  3. 所属分类:SCM

    • 发布日期:2017-05-03
    • 文件大小:611818
    • 提供者:nemo
  1. pca9535dio.c

    0下载:
  2. 使用PCA9535芯片作数字输入/输出端口的驱动程序,支持异步通知功能。-PCA9535 chips used for digital I/O port drivers, support for asynchronous notifications.
  3. 所属分类:Embeded Linux

    • 发布日期:2017-04-13
    • 文件大小:2806
    • 提供者:xuhuashan
  1. pinlvji

    0下载:
  2. 频率计VHDL编程。设计一个4位数字显示的十进制频率计,其测量范围为1MHz,测量值通过4个数码管显示以8421BCD码形式输出,可通过开关实现量程控制,量程分10kHz、100kHz、1MHz三档(最大读数分别为9.999kHz、99.99kHz、999.9kHz); 当输入信号的频率大于相应量程时,有溢出显示。 -Cymometer VHDL programming. Design of a 4-digit decimal display frequency, the measure
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:90168
    • 提供者:zhangyi
  1. DS18B20

    0下载:
  2. 制作DS18B20数字温度计,2个数码管显示。精确到1°C。 DS18B20引脚定义: (1)DQ为数字信号输入/输出端;(需要加个上拉电阻加到电源上) (2)GND为电源地; (3)VDD为外接供电电源输入端(在寄生电源接线方式时接地)。 -Production DS18B20 digital thermometer, digital display 2. Accurate to 1 ° C. DS18B20 pin definition: (1) DQ for the
  3. 所属分类:SCM

    • 发布日期:2017-04-14
    • 文件大小:3792
    • 提供者:汤思远
  1. locks_Password

    0下载:
  2. 1.密码锁有两个密码:一是设计密码,放存在ROM中;另一个是使用密码,存于EEPROM中。 2..密码锁的密码用4位有效数字,输入超过4位时以最后输入4位数字为准,数字范围由1~6。 3. 用实验板上K1—K6键作密码数字输入键,分别表示1~6数字,K7,K8键为命令键。其中,K7为密码设置键,K8为开锁键。蜂鸣器用作开锁指示。 4. 开机后进入初始状态,显示器显示“— — — —” 且最高一位闪动,闪动位亦表示当前数字输入位,以后每输入一位数字,闪动位向右循环移动。 5.开
  3. 所属分类:SCM

    • 发布日期:2017-04-04
    • 文件大小:52480
    • 提供者:邱浩淼
  1. oscillograph

    0下载:
  2. 用VHDL编写的oscillograph数字部分源代码,在Altera FPGA上跑通。直接把模拟部分输入输出AD,DA信号接入本模块即可。-Digital oscillograph with the written part of the VHDL source code, in the Altera FPGA on the run-pass. Directly to the analog input and output AD, DA signal can access this modul
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-24
    • 文件大小:13886
    • 提供者:蓝晶
  1. dig_pll

    0下载:
  2. 一个简易的数字锁相环,可以产生一个与输入同频同相的输出时钟-A simple digital PLL can generate an input in phase with the same frequency output clock
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:21235
    • 提供者:刘伟
  1. f8a8b13a-dade-469f-9274-24ad7d8697f7

    0下载:
  2. MAX7219是MAXIM公司生产的串行输入/输出共阴极数码管显示驱动芯片,一片MAX7219可驱动8个7段(包括小数点共8段)数字LED、LED条线图形显示器、或64个分立的LED发光二级管。及相关程序。-MAX7219是MAXIM公司生产的串行输入/输出共阴极数码管显示驱动芯片,一片MAX7219可驱动8个7段(包括小数点共8段)数字LED、LED条线图形显示器、或64个分立的LED发光二级管。该芯片具有10MHz传输率的三线串行接口可与任何微处理器相连,只需一个外接电阻即可设置所有LED的
  3. 所属分类:ARM-PowerPC-ColdFire-MIPS

    • 发布日期:2017-04-05
    • 文件大小:221852
    • 提供者:laolong427
  1. circuit_simulate

    0下载:
  2. c语言写的一个分析电路级别 模拟电路输入输出的小程序 原数字电路用Verilog语言描述-c language to write an analysis of circuit-level analog input and output of small programs of the original Verilog language to describe digital circuits
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:3143
    • 提供者:苹果
  1. AD

    0下载:
  2. ad 转换 模拟输出,数字输入 单片开发,中国地质大学同学小学期实习所用实例-ad zhuanhuan
  3. 所属分类:SCM

    • 发布日期:2017-04-03
    • 文件大小:14657
    • 提供者:zengdi
  1. all--gpio

    0下载:
  2. 通过DSp2812写的关于芯片内通用I/O输入输出的端口使用,可以直接对应蜂鸣器,led,外部数字端口使用-Written by DSp2812 on-chip general purpose I/O input and output ports to use, you can directly correspond to the buzzer, led, to use an external digital port
  3. 所属分类:DSP program

    • 发布日期:2017-04-17
    • 文件大小:276871
    • 提供者:tengxuegang
  1. adc

    0下载:
  2. 有关ADC模块的,模拟量输入,数字量输出,同时与uart等模块相互作用-For ADC module, analog input, digital output, while the interaction with other modules uart
  3. 所属分类:SCM

    • 发布日期:2017-04-06
    • 文件大小:24730
    • 提供者:zhuiyu
  1. digital-clock

    1下载:
  2. 数字钟是计时仪器,它的功能大家都很熟悉。本实验对设计的电子钟要求为: 1.能够对s(秒)、min(分)和h(小时)进行计时,每日按24h计时制; 2.min和h位能够调整; 3.设计要求使用自顶向下的设计方法。 数字钟的功能实际上是对s信号计数。实验板上可提供2Hz的时钟,二分频后可产生s时钟。数字钟结构上可分为两个部分c计数器和显示器。计数器又可分为s计数器、min计数器和h计数器。s计数器和min计数器由6进制和10进制计数器构成,小时计数器较复杂,需要设计一个24(或12)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:11771
    • 提供者:hanbaoshuai
  1. digital-lock

    0下载:
  2. 电子密码锁 功能如下: l、按键接口的设计 包括: 1)键盘扫描电路 2)弹跳消除电路 3)键盘译码电路 4)按键存储电路 2、密码锁的控制电路设计 包括: 1)按键的数字输入、存储及清除 2)功能按键的功能设计 3)移位寄存器的设计与控制 4)密码清除、变更、存储、激活电锁电路 5)密码核对、解除电锁电路 3、输出七段显示电路的设计 包括: 1)数据选择电路 2)BCD对七段显示译码电路 3)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:129774
    • 提供者:ldong1989
  1. vhdl4

    0下载:
  2. verilog实验:输入输出都是4为2进制数的8位数字选择器-verilog experiment: inputs and outputs are 4 to 2 8-bit hexadecimal number selector
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:48326
    • 提供者:zyx
  1. ZKB

    0下载:
  2. lpc2368电路板pcb,数字量输入输出,can,485通讯,ad隔离输入,继电器控制等-lpc2368 board pcb, digital input and output, can, 485 communications, ad-isolated inputs, relay control, etc.
  3. 所属分类:Other Embeded program

    • 发布日期:2017-03-30
    • 文件大小:700617
    • 提供者:lituoxin
  1. MATLAB-and-verilog

    0下载:
  2. 1 采用正弦波,方波进行同步调制,实现调制信号、已调信号、解调信号的波形、频谱以及解调器输入输出信噪比的关系。 2 采用Verilog语言编写有符号的五位乘法器 3 实现数字与模拟调制-A sine wave, square wave synchronous modulation to achieve the modulation signal, the modulated signal, the demodulated signal waveform, spectrum and sig
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:558995
    • 提供者:许学真
  1. plc

    0下载:
  2. 可编程逻辑控制器,一种数字运算操作的电子系统,专为在工业环境应用而设计的。它采用一类可编程的存储器,用于其内部存储程序,执行逻辑运算,顺序控制,定时,计数与算术操作等面向用户的指令,并通过数字或模拟式输入/输出控制各种类型的机械或生产过程。是工业控制的核心部分。 -Programmable logic controller, a digital computing operation of electronic systems, designed for applications in indu
  3. 所属分类:SCM

    • 发布日期:2017-05-24
    • 文件大小:8042607
    • 提供者:
  1. pin-lv-ji

    0下载:
  2. 设计的是一个数字频率计,通过八个七段数码管显示频率值。系统时钟选择的50M的时钟,闸门时间为1s(通过对系统时钟进行分频得到),在闸门为高电平期间,对输入的频率进行计数,当闸门变低的时候,记录当前的频率值,并将频率计数器清零,频率的显示每过2秒刷新一次。被测频率通过一个拨动开关来选择是使用系统中的数字时钟源模块的时钟信号还是从外部通过系统的输入输出模块的输入端输入一个数字信号进行频率测量。当拨动开关为高电平时,测量从外部输入的数字信号,否则测量系统数字时钟信号模块的数字信号。(附详细PDF文档介
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:678100
    • 提供者:刘渝
« 1 2 34 5 6 7 8 9 10 ... 13 »
搜珍网 www.dssz.com