搜索资源列表
RDAExam
- sqlce2.0的数据库实现，与sql server 2000通过rda方式进行数据同步-sqlce2.0 the database, with sql server 2000 through causal way data synchronization
Synchronozier
- 多时钟域下同步逻辑的RTL代码（包括数据同步器和控制信号万能同步器）
同步FIFO设计
- 用16*8 RAM实现一个同步先进先出（FIFO）队列设计。由写使能端控制该数据流的写入FIFO，并由读使能控制FIFO中数据的读出。写入和读出的操作由时钟的上升沿触发。当FIFO的数据满和空的时候分别设置相应的高电平加以指示。
tckr.rar
- 51单片机同步串口接收数据的程序，可与发送程序配合使用。,51 Single-chip synchronous serial receive data process can be used in conjunction with the sending process.
SDHAnalysis
- 光纤通信中的SDH数据帧解析及提取的VHDL实现源代码，共包含帧同步、E1及F1码流提取、DCC1码流提取、帧头开销串行输出四个主要模块-SDH fiber-optic communication data frame analysis and retrieval implementation of VHDL source code, include the frame synchronization, E1 and F1 stream extraction, DCC1 stream extra
uart_EP3C16_FIFO
- Verilog编写的串口RS232收发字符串程序,使用FIFO作为数据缓冲区,有效收发字符串长度为256字节,解决了利用串口调试工具与FPGA通讯只能收发单字节的问题.-Programs for uart/RS232, it can receive and transmit strings.
FPGA_FIFO
- 使用Verilog编写的同步FIFO，可通过设置程序中的DEPTH设置FIFO的深度，FIFO_WRITE_CLOCK上升沿向FIFO中写入数据， FIFO_READ_CLOCK上升沿读取数据。本程序对FIFO上层操作简单实用。-Prepared by the use of Verilog synchronous FIFO, through the setup program in the FIFO depth DEPTH settings, FIFO_WRITE_CLOCK rising
FPGA_common_idea
- 本文讨论的四种常用FPGA/CPLD 设计思想与技巧：乒乓操作、串并转换、流水线操作、数据接口同步化，都是FPGA/CPLD 逻辑设计的内在规律的体现，合理地采用这些设计思想能在FPGA/CPLD 设计工作种取得事半功倍的效果。-This article discusses the four commonly used FPGA/CPLD design ideas and techniques: ping-pong operation, strings, and conversion, pipe
PDASync
- 目前，嵌入式系统呈现井喷的发展趋势，而要实现嵌入式终端设备（如PDA）与远程数据库的交互，是一件较为复杂的工程，本文较详细的介绍了PDA与远程数据库的数据同步等问题。-At present, the embedded system development trends show blowout, and to achieve the embedded terminal equipment (eg, PDA) with the remote database interaction is a mo
tck
- 51单片机同步串口发送数据的程序，适合初学者学习使用-51 Single-chip synchronous serial interface to send data through, for beginners learning to use
ads8364_f2812
- ADS8364是美国德州仪器公司(TI)的一款六通道、16位并行输出、同步采样的模数转换器。该芯片提供了一个灵活的高速并行接口，可以直接与数字信号处理器TMS320F2812相连。本文主要介绍了这个接口的软、硬件设计，着重论述了这两款芯片是如何配置启动和工作的。本设计广泛应用于电机控制、多轴定位系统、三相功率转换、多通道数据采集等场合。-TI_ADS8364&F2812
bitsyn
- 在ＦＰＧＡ设计中，当接收的数据需要用数据中提取时钟的时候，需要进行同步处理，该文章详细介绍了数据同步处理的过程-In the FPGA design, when the received data need to extract the clock when the data needs to be synchronized, the article introduced in detail the process of data synchronization processing
fifo
- 同步FIFO 创建一个256x8大小的同步FIFO，并通过串口发送数据初始化FIFO，FPGA内部读取FIFO的数据通过窗口发送到PC-FIFO
MergeReplicationDemo
- 数据同步功能有多方式可实现，RDA与合并复制的同步，DEMO实现远程合并复制达到数据同步。
SN65LBC1841
- SN75LBC和SN65LBC184是SN5176行业标准范围内的差分数据线收发器它们带有内置高能量瞬变 噪声保护装置这种设计特点显著提高了抵抗数据同步传输电缆上的瞬变噪声的可靠性这种可靠性超 过了多数现有器件采用这类电路可提供可靠的低成本的直连不带绝缘变压器数据线接口不需要 任何外部元件-SN75LBC and SN65LBC184 is within industry standards SN5176 differential data line transceivers are
LED
- 本文阐明用单片机设计并制作一台简易LED电子显示屏，16行*32列点阵显示的方法，对LED显示模块单元如何进行行列信号控制及信号传输中的驱动问题进行了研究。讨论了单片机控制系统中关键的数据处理以及发送问题，结果表明采用并行数据输入、串行数据及同步时钟输出的专用电路可大大减少CPU的辅助时间，提高数据的发送速度。-This article set out to design and produce with a single chip LED electronic display of a sim
tongbu
- 1、搜索出数据流中的帧同步字信号，并给出帧同步标志。 2、系统工作开始后，要连续3次确认帧同步字进入锁定状态后才输出帧同步标志。 3、在锁定状态时，如连续出现3次错误的帧同步字，则帧同步标志输出无效，系统重新进入搜索状态；否则继续输出有效的帧同步标志。 -1, the search for the data stream signal in the frame synchronization word and frame synchronization flag is given.
CGCC
- ocx控件，能实现数据上位机和下位机的数据同步和传输-this is a good instance for the beginner of ActiveX control .
weitongbu_datain
- 这是一个很好的仿真位同步，而且记录了输入的数据进行了转化，可以直接用于verilog里面的信号输入仿真-This is a good simulation of bit synchronization, and recorded data were entered into, which can be directly used for signal input verilog simulation
1.同步数据的读写
- STM32 ucos 数据的同步读写(Synchronous read and write of data of stm32 ucos)