CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 搜索资源 - 数据处理流程

搜索资源列表

  1. pic2448

    0下载:
  2. PWM控制输出电压由于该程序所需完成的功能比较简单,设计时采用了简单的前后台组织结构:后台程序(主程序)在非通讯状态时工作,完成各项数据的采集和预处理,并标准化至通讯协议所规定的格式。这一过程不停进行,随时提供最新数据;前台程序(中断服务程序)在接收到来自控制器的命令时启动。它对命令加以识别,并按要求向控制器传送相应数据或对数据进行解析执行。该程序的流程示意如图-PWM output voltage control due to the completion of the procedures
  3. 所属分类:单片机(51,AVR,MSP430等)

    • 发布日期:2008-10-13
    • 文件大小:7169
    • 提供者:李洪涛
  1. MCS5_uCOC_II

    0下载:
  2. 移植到MCS51的uCOS_II。 1。在文件OS_CORE.C中OSMapTbl和OSUnMapTbl数组用于查表,所以应该放在code里。 增加code关键字。UCOS_II.H和OS_CORE.C。 2。OS_CFG.H堆栈大小MaxStkSize改为900。 3。OS_CPU_C.C的InitTimer0函数增加了关于开T0中断的解释。 允许T0中断,此时EA=0(51上电缺省值),中断还不会发生,满足在OSStart()前不产生中断的要求。
  3. 所属分类:uCOS开发

    • 发布日期:2008-10-13
    • 文件大小:157834
    • 提供者:zhangk
  1. 9.2_LCD_PULSE

    1下载:
  2. 基于Verilog-HDL的硬件电路的实现 9.2 具有LCD显示单元的可编程单脉冲发生器   9.2.1 LCD显示单元的工作原理   9.2.2 显示逻辑设计的思路与流程   9.2.3 LCD显示单元的硬件实现   9.2.4 可编程单脉冲数据的BCD码化   9.2.5 task的使用方法   9.2.6 for循环语句的使用方法   9.2.7 二进制数转换BCD码的硬件实现   9.2.8 可编程单脉冲发生器与显示单元的接口
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:5267
    • 提供者:宁宁
  1. Matlab_pc_serial

    0下载:
  2. 结合单片机和M a t l a b 两者的优点,基于事件驱动的中断通信机制,提出一种Matlab 环境下PC 机与 单片机实时串行通信及数据处理的方法;完成单片机数据采集系统与PC 机的RS-232/RS-485 串行通 信及其通信数据的分析处理、文件存储、F I R 滤波及图形显示;简化系统开发流程,提高开发效率。 该方法已成功应用于一个P I C 1 6 F 8 7 6 单片机应用系统实例之中
  3. 所属分类:单片机(51,AVR,MSP430等)

    • 发布日期:2014-01-16
    • 文件大小:151646
    • 提供者:pengrong
  1. SerialTemplate

    0下载:
  2. 单片机串口通信模板,Keil工程打包,包括两种单片机8051和C8051F020. 有多机通信协议,数据格式为“起始码+本机地址+数据”,模板中已建立接收数据、命令处理、数据发送等流程,极大地方便了串口通信的开发。
  3. 所属分类:单片机(51,AVR,MSP430等)

    • 发布日期:2008-10-13
    • 文件大小:7801
    • 提供者:田学军
  1. CALLER

    0下载:
  2. CALLER.rar包括电路图和源程序用51单片机实现。本无线呼叫器主机设有3个按键即服务、删除、查看。具体工作流程如下:当顾客按下按键(顾客需求服务按键)后,数据通过无线方式送给主机。主机的RX3310A—1收到信号后传送给PT2272L4解码,由于单片机不停地对PT2272L4进行地址扫描,PT2272L4将解码后的数据存于某一地址当单片机扫描到这一具有数据的地址后。就取出其数据,将数据处理后送到数码管显示。在数据处理这一阶段单片机要完成数据的存储工作。同时,在数据处理中单片机就会通过T1口
  3. 所属分类:SCM

    • 发布日期:2017-04-02
    • 文件大小:8197
    • 提供者:zhoujiang
  1. liu_shui

    0下载:
  2. 流水线设计是高速电路设计中的一个常用设计手段。如果某个设计的处理流程分为若干步骤,而且整个数据处理是“单流向”的,即没有反馈或者迭代运算,前一个步骤的输出是下一个步骤的输入,则可以考虑采用流水线设计方法来提高系统的工作频率。-see up
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:725
    • 提供者:张锴
  1. 51kaifa

    0下载:
  2. 51单片机开发宝典,C语言和汇编语言交叉开展.包括原理图和相应的程序,值得一看! 目录 第1部分 51系列单片机基础 第1章 51系列单片机概述 第2章 51系列单片机基本结构 第3章 51系列单片机的指令系统 第4章 51系列单片机的定时/计数器 第5章 51系列单片机中断系统 第6章 51系列单片机的串行接口 第2部分 51系列单片机程序设计 第7章 汇编语言程序设计 第8章 单片机C语言程序设计基础 第9章 C51的数据结构与函数 第10
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-05-20
    • 文件大小:6094807
    • 提供者:huangyunfa
  1. Power_Quality_Monitor_System

    0下载:
  2. 硕士论文 基于DSP的电能质量监测系统的研究. 1、在查阅大量国内外科技文献的基础上,阐述了电能质量监测装置的研究 背景、现实意义和发展现状,研析了电能质量的国家新标准和电能质量参数计 算方法。 2、设计了电能质量监测系统的硬件电路。采用了TI公司的浮点处理器 TMS320F28335DSP作为数据处理核心,具有很高的实时运算能力 采用六通道 16位高速ADS8364作为数据采集转换模块,提高了系统采样速度和测量精度。 整个系统设计包括前端信号放大电路模块、模拟数字转
  3. 所属分类:DSP program

    • 发布日期:2017-05-21
    • 文件大小:6256842
    • 提供者:龙门
  1. distance-measurement-instrument

    0下载:
  2. 介绍了利用微处理机控制单元(MCU microprocessor control unit) 控制的超声测距仪的原理:由MCU 控制时间计数,计算超声波自发射至接收的往返时间,从而得到实测距离。给出了系统构成、电路原理及程序设计。并且在数据处理中采用了温度补偿和修正量的调整。此系统具有易控制、工作可靠、测距准确度高和流程清晰等优点。-Abstract : Principle and structure of ultrasonic distance measurement instrument b
  3. 所属分类:SCM

    • 发布日期:2017-03-31
    • 文件大小:151424
    • 提供者:
  1. MCS51_uCOC_II

    0下载:
  2. 1。在文件OS_CORE.C中OSMapTbl和OSUnMapTbl数组用于查表,所以应该放在code里。 增加code关键字。UCOS_II.H和OS_CORE.C。 2。OS_CFG.H堆栈大小MaxStkSize改为900。 3。OS_CPU_C.C的InitTimer0函数增加了关于开T0中断的解释。 允许T0中断,此时EA=0(51上电缺省值),中断还不会发生,满足在OSStart()前不产生中断的要求。 4。修改中断处理流程,以便严密监视中断
  3. 所属分类:uCOS

    • 发布日期:2017-03-25
    • 文件大小:67444
    • 提供者:by
  1. SerialRev

    0下载:
  2. 单片机串口通信模板,Keil工程打包,包括两种单片机8051和C8051F020. 有多机通信协议,数据格式为“起始码+本机地址+数据”,模板中已建立接收数据、命令处理、数据发送等流程,极大地方便了串口通信的开发-Packaged single chip computer serial communication templates, Keil projects, including two and 8051 MCU C8051F020. How machine communication pr
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-13
    • 文件大小:2595
    • 提供者:王鹏飞
  1. ADC_handle

    1下载:
  2. 针对ADC器件AD9226的数据采集处理流程,针对手册时序做的有效数据输出控制。Verilog HDL- ADC AD9226 data acquisition device for processing flow for the manual timing do valid data output control.Verilog HDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-05-15
    • 文件大小:1024
    • 提供者:
搜珍网 www.dssz.com