搜索资源列表
VxWorks_DataCoherence
- VxWorks中主备数据一致性功能组件的设计与实现.pdf ：数据一致性是主备用系统必须解决的问题。目前主备 系统的一致性都采用手工编程来实现。导致代码结构繁杂， 且效率不高。利用VxWorks的异常处理机制，结合RISC CPU 的特性．设计实现了一个数据一致性功能组件。这个组件可 使数据的一致性处理自动化
ZLG7289
- 程序名称： 数码管显示与键盘管理芯片ZLG7289的标准驱动程序（C51） 文件名： ZLG7289.h ZLG7289.C 说明： 本程序已经调试通过 程序的可移植性很好，仅做少量修改就可以直接包含使用 程序占用资源少，仅使用4根必须I/O口线，不占用定时器等其它资源 所有全局性的标识符都以ZLG7289_开头，不必担心命名冲突问题 程序结构清晰，思路明确，结合ZLG7289的数据手册很容易理解 用法： 1、重新定义I/O接口
wumayi
- 研究了传统误码仪的工作原理与结构，并利用VHDL语言在FPGA芯片上模拟实现了绝大部分的传统误码仪的功能，如LCD显示驱动，串口通信驱动，误码测试，数据存储芯片驱动等功能.
spi_execution_plib_examples
- SPI是一个环形总线结构，由ss（cs）、sck、sdi、sdo构成，其时序其实很简单，主要是在sck的控制下，两个双向移位寄存器进行数据交换。 假设下面的8位寄存器装的是待发送的数据10101010，上升沿发送、下降沿接收、高位先发送。 那么第一个上升沿来的时候 数据将会是sdo=1；寄存器=0101010x。下降沿到来的时候，sdi上的电平将所存到寄存器中去，那么这时寄存器=0101010sdi，这样在8个时钟脉冲以后，两个寄存器的内容互相交换一次。这样就完成里一个spi时序。
MSC-51
- 详细介绍了MC-51单片机的硬件结构、指令系统、各种硬件接口设计、各种常用的数据运算和处理程序
SignalAcquisitionSystemDesignandImplementation
- 随着社会的发展和科学技术的进步，现代社会对测量仪器的需 求越来越广，对仪器的性能要求也越来越高。在迅速发展的集成电 路技术和计算机技术的推动下，测量仪器也正发生巨大的变化。以 虚拟仪器为代表的新型测量仪器改变了传统仪器的思想，它们充分 利用计算机强大的软硬件功能，把计算机技术和测量技术紧密结合 起来。特别是基于计算机平台的各种测量仪器由于成本低、使用方 便等优点得到了更广泛的应用，在计算机普及率比较高的高等院校， 这种测量仪器对教学和科研都有重要的使用价值。 本文
多功能高精度信号发生器的设计
- 摘要：直接数字频率合成(DDS)是七十年代初提出的一种新的频率合技术，其数字结构满足了现代电子系统的许多要求，因而得到了迅速地发展。现场可编程门阵列器件(FPGA)的出现，改变了现代电子数字系统的设计方法，提出了一种全新的设计模式。本设计结合这两项技术，并利用单片机控制灵活的特点，开发了一种新的函数波形发生器。在实现过程中，本设计选用了Altera公司的EP1C6Q240C8芯片作为产生波形数据的主芯片，充分利用了该芯片的超大集成性和快速性。在控制芯片上选用了AT89C51单片机作为控制芯片。本
智能卡技术
- 目录 第1章 智能卡概述 1.1 智能卡基础 1.1.1 什么是智能卡 1.1.2 智能卡的分类 1.1.3 IC卡与磁卡的比较 1.1.4 智能卡应用系统的构成要素 1.2 智能卡的用卡过程 1.2.1 智能卡的生存周期 1.2.2 智能卡的用卡过程 1.3 智能卡的安全性 1.3.1 威胁信息安全的因素 1.3.2 智能卡的安全技术 1.4 智能卡的国际标准 1.5 智能卡的应用概况与发展前景 1.5.1 欧美应用概况 1.5
c8051的flash读写
- 从 C8051F02x Flash 存储器的结构可以知道，C8051F02x的 Flash 存储器中，不仅具有64KB的 Flash存 储器（其地址为0x0000~0xFFFF，该存储器可以用来存储 程序代码和非易失性数据），还有一个附加的128B的扇 区（该扇区位于0x10000~0x1007F）。 C8051F02x的Flash存 储器中附加的128B的扇区在64KB存储器中是双映射的， 其逻辑地址范围是0x0000~0x007F。许多单片机应用场合 需要使用掉电不丢失内容的数
UCOSFS_SYS.rar
- 本资料包括建立在SD卡和NANDFLASH上的文件系统，具体如下： SD卡：FAT32 NANDFLASH：FAT16 SD&NAND：整合的文件系统，SD(FAT32)的盘符是"ide",NANDFLASH(FAT16)的盘符是"FLASH" uc/FS基本使用方法: 1. FS_Init(),在调用uc/FS功能前需要进行初始化 2. FS_IoCtl(),对媒质进行格式化(SD卡用电脑格式化,所以未给出格式化参数) 3.
jiaotongdeng.rar
- 了解8255A芯片的结构、功能及工作原理。 2、 掌握8086CPU与8255接口扩展方法，及通过8255A并行口传输数据的方法。 3、 握8255A初始化编程、及应用程序设计方法。 ,Understanding of the 8255A chip structure, function and working principle. 2, master 8086CPU interface with the 8255 expansion method, and transmissio
IS-95/CDMA2000基带成形滤波器的实现
- IS-95/CDMA2000基带成形滤波器的实现 IS-95滤波器的实现： 本次设计采用转置型结构，并用展开技术将字串行架构转换成字并行处理架构，从而提高运行的速度。本次设计中采用展开因子J=4的展开转换技术。设输入数据为filter_in，输出数据为filter_out，则其展开因子J=4的并行处理系统如下图所示 ,IS-95/CDMA2000 base-band filter shaping to achieve IS-95 filter to achieve: the desig
54xx.rar
- 《DSP原理及应用》 第1章 绪论 第2章 TMS320C54x数字信号处理器硬件结构 第3章 TMS320C54xTMS320C54x的数据寻址方式 第4章 TMS320C54x汇编指令系统 第5章 TMS320C54x软件开发 第6章 CCS集成开发环境 第7章 汇编语言程序设计 第8章 TMS320C54x片内外设及应用实例 ," DSP Theory and Applications" Chapter 1 Introduction Chap
UCOS
- 基于ucos环境下的文件系统，实现多个功能 uc/FS基本使用方法: 1. FS_Init(),在调用uc/FS功能前需要进行初始化 2. FS_IoCtl(),对媒质进行格式化(SD卡用电脑格式化,所以未给出格式化参数) 3. _write_file, 1)FS_FOpen(),建立文件或打开已有文件,返回文件结构指针 2)FS_FWrite(),数据写入文件 3)FS_FClose(),关闭文件 4. _dump_file,1)1)FS_FOpe
PIPE_LINING_CPU_TEAM_24
- 采用Quatus II编译环境，使用Verilog HDL语言编写实现了五段流水线CPU。 能够完成以下二十二条指令（均不考虑虚拟地址和Cache，并且默认为小端方式）： add rd,rs,rt addu rd,rs,rt addi rt,rs,imm addiu rt,rs,imm sub rd,rs,rt subu rd,rs,rt nor rd,rs,rt xori rt,rs,imm clo rd,rs clz rd,rs slt rd,rs,rt sltu rd,
cis_100dpi_dsp
- 程序实现了采用CIS+AD9822+FPGA的结构形式对人民币进行采集。然后把采集到得数据通过EMIF接口传送给DSP。已通过调试-Program implements the use of CIS+ AD9822+ FPGA structure in the form of the RMB is collected. Then the data collected was transmitted through the EMIF interface to the DSP. Has passed
RISC-CPU
- 用FPGA实现一个简易的CPU，采用精简指令集结构，每一条指令有16bit，高三位为指令操作数，后13位为地址，该CPU能实现8种指令操作，分别有HLT（空一个中期）ADD（相加操作）SKZ（为零跳过）AND（相与操作）XOR（异或操作）LDA（读数据）STO（写数据）JMP（无条件跳转指令）。cpu包括8个部件，分别为时钟发生器、指令寄存器、累加器、算术逻辑单元、数据控制器、状态控制器、程序计数器、地址多路器，各个部件之间的相互操作关系由状态控制器来控制，程序指令存放在初始rom中，本例程存放
3ram_ram
- 程序实现了FPGA内部RAM之间的数据传输。采用了3片RAM+RAM的结构形式。已通过调试-Procedures to achieve the data transmission between the FPGA internal RAM. Uses 3 RAM+RAM structure. Has passed through debugging
CPU
- 32位5级流水线CPU设计指令系统、指令格式、寻址方式、寄存器结构、数据表示方式、存储器系统、运算器、控制器和流水线结构等-32bit pipeline CPU
模型机的分析和设计
- 通过对计算机的组织与结构的分析，综合运用所学计算机原理知识，设计并实现较为完整的计算机，即模型机。它可以完成一般计算机的最基础功能，具备16条基本指令，以及4种寻址方式等。并且，计算机数据通路的控制将由微程序控制器来完成，CPU从内存中取出一条机器指令到指令执行结束的一个指令周期全部由微指令组成的序列来完成，即一条机器指令对应一个微程序。设计过程包括四个部分：㈠模型机硬件组成分析；㈡指令系统设计；㈢微程序设计；㈣上机实现，示范程序。- Through to the computer organi