搜索资源列表
TCPIP
- 介绍GPRS无线数据传输系统结构，论述基于MSP430单片机和Simens公司的MC35模块的GPRS无线终端的实现，重点阐述了GPRS终端中精简型TCP／IP协议栈的嵌入，根据GPRS数传需要主要嵌入了PPP、IP、TCP、UDP、DNS等协议，最后叙述了数据透传模式下的系统软件设计。 -Introduction GPRS wireless data transmission system architecture, discusses the company based on MSP430
VHDL
- 硬件描述语言（hardware descr iption language，HDL）是电子系统硬件行为描述、结构描述、数据流描述的语言。目前，利用硬件描述语言可以进行数字电子系统的设计。随着研究的深入，利用硬件描述语言进行模拟电子系统设计或混合电子系统设计也正在探索中。 国外硬件描述语言种类很多，有的从Pascal发展而来，也有一些从C语言发展而来。-Hardware descr iption language (hardware descr iption language, HDL) is
CPU
- 流水式CPU设计，实现在MIPS基础上修改的16位THCO-MIPS指令系统，解决了数据、结构、控制冲突，并实现了软硬中断-Pipelined CPU design, implementation, based on changes in the MIPS 16-bit THCO-MIPS instruction set to address the data structure, control of conflict, and to achieve the hard and soft int
jf
- verilog编写的alu模块4bit ALU（运算逻辑单元）的设计 给出了此次设计alu的输入输出结构及相应的位数。其中C0是一位的进位输入，A和B分别是4位的数据输入，S0、S1、M分别为一位的功能选择输入信号；Cout是一位的进位输出，F是4为的运算结果输出-Verilog modules prepared by the ALU4bit ALU (arithmetic logic unit) design is given in the design of alu input and ou
xinbianMCS-51danpianjishejiyingyong
- 本书在《新编MCS-51单片机应用设计》第二版的基础上，从应用的角度，详细地介绍了MCS-51单片机的硬件结构、指令系统、各种硬件接口设计、各种常用的数据运算和处理程序、接口驱动程序以及MCS-51单片机应用系统的设计，并对MCS-51单片机应用系统设计中的抗干扰技术以及各种新器件也作了详细的介绍。本书突出了选取内容的实用性、典型性。书中的应用实例，大多来自科研工作及教学实践，且经过检验。-In the second edition of the New MCS-51 microcontroll
chengxu
- 电子称，此方案利用数码管显示物体重量，简单可行，可以采用内部带有模数转换功能的单片机。由此设计出的电子秤系统，硬件部分简单，接口电路易于实现，并且在编程时大大减少程序量，在电路结构上只有简单的输出输入关系。缺点是：硬件部分简单，虽然可以实现电子称基本的称重功能，但是不能实现外部数据的输入，无法根据实际情况灵活地设定各种控制参数。由于数码管只能实现简单的数字和英文字符的显示，不能显示汉字以及其他的复杂字符，不能达到显示购物清单的要求。又因为采用了具有模数转换功能的单片机，系统电路过于简单，系统硬件
dianziwannianli-
- 本系统以单片机的C语言进行软件设计，增加了程序的可读性和可移植性,为了便于扩展和更改，软件的设计采用模块化结构，使程序设计的逻辑关系更加简洁明了。系统通过点阵式液晶为载体显示数据，所以具有人性化的操作和美观的页面效果。可以显示年月日、星期、温度等-System through dot-matrix LCD display data for carrier, so has the humanized operate and beautiful page effect. Can display th
eda
- EDA 正弦信号发生器：正弦信号发生器的结构有四部分组成，如图1所示。20MHZ经锁相环PLL20输出一路倍频的32MHZ片内时钟,16位计数器或分频器CNT6，6位计数器或地址发生器CN6，正弦波数据存储器data_rom。另外还需D/A0832（图中未画出）将数字信号转化为模拟信号。此设计中利用锁相环PLL20输入频率为20MHZ的时钟，输出一路分频的频率为32MHZ的片内时钟，与直接来自外部的时钟相比，这种片内时钟可以减少时钟延时和时钟变形，以减少片外干扰 还可以改善时钟的建立时间和保持时
Text1
- 本课题设计了基于单片AT89S52的温度控制系统的设计方案与软硬件实现。采用温度传感器DS18B20采集温度数据，LCD1602显示温度数据。软件开发采用KEIL编程，并用C语言实现温度采集、数据处理、LCD显示，并通过Proteus软件对该系统的各项功能进行了仿真。该系统结构简单、实用性强，具有一定的应用价值。-MCU AT89S52 is designed based on the temperature control system design and software and hard
FPGA--AES-algorithm
- 本文介绍了AES 数据加密结构, 以及相关的有限域的知识及简单运算, 提出了一种用FPGA 高速实现AES 算法的方案, 该方 案设计的加密模块支持AES 标准的三种密钥长度: 128,192,256, 支持ECB, CBC, CTR 三种工作模式, 即支持feedback 和non- feedback 两种模式, 最后给出了本设计的性能指标-This article describes the AES data encryption structure, as well as the
7128
- 1、掌握运算器的数据传输方式。 2、掌握74LS181的功能和应用。 3、学习并掌握利用CPLD器件通过原理图进行算术逻辑单元的设计。 1、完成16位不带进位位算术、逻辑运算实验。按照实验步骤完成实验项目，了解算术逻辑运算单元的运行过程。 2、通过原理图配置EPM7128的内部电路结构，使其替代分离的算术逻辑运算单元的设计。 -A master computing device data transmission. 2, to grasp the features an
SDPTFT
- atmega128单片机设计的蓝牙温湿度数据采集，接收端是用3.5寸TFT液晶显示，包含菜单结构-atmega128 microcontroller design Bluetooth temperature and humidity data acquisition, the receiver is a 3.5-inch TFT LCD display contains the menu structure
simple-procedure-for-linear-table
- 线性表基本操作和简单程序,初始化、插入、删除、取数据元素等运算在链表存储结构上的程序设计方法-The basic operation and simple procedure for linear table
asynram
- 设计32×6位的RAM，其结构图如图2所示。其中，adr为地址引脚，cs、wr、rd分别为片 选、写和读引脚，din_out为输入输出引脚。当cs=0且wr由低到高（上升沿）时，din上的输 入数据写入adr指示的单元中；当cs=0且rd=0时，adr对应单元的数据在dout数据线上读出。 因wr在上升沿时写入数据，因此可以采用TEC-CA平台上的单脉冲按钮作为wr。-Design 326 of RAM, the structure shown in Figure 2. Which,
shiyan5
- 开发环境：unSP IDE 2.0.0 实验目的: 1）了解SPCE061A串行口（UART）的结构、与PC机串行通讯的原理。 2）了解UART的各配置单元P_UART_BaudScalarLow (7024H)、P_UART_BaudScalarHigh (7025H)、 P_UART_Command1(7021H)和P_UART_Command2 (7022H)的功能及控制方法。 3）掌握PC机与单片机通讯的编程方法。 实验设备: 1) 装有µ ’
RS(255 239 )编码器 Verilog HDL 实现
- 对于 RS 编码器的设计，常用的编码算法有 2 类，一类是 Berlekamp 算法，另一类是典型编码算法。Berlekamp 算法常用于数据速率要求不是很高的环境下，而典型编码算法具有电路实现结构简洁，占用硬件资源少等优点，因此，采用典型编码算法来实现编码器。
hx03uart1-Send-ok
- 单片机c程序，实现数据的发送和接收。结构简单，课程设计可用-Singlechip c procedures, to achieve the sending and receiving data.
wishbone
- Wishbone规范具有如下特点:简单、紧凑，需要很少的逻辑门 完整的普通数据据传输总线协议，包括单个读写、快传输、读一修改一写周期、事件周期 数据总线宽度可以是8-64位 支持大端(big-endian)和小端(litle-endian)，接口自动完成两者之间的转换。支持存储器映射、FIFO存储器、交叉互联 握手协议，允许速率控制 可以达到每个时钟周期进行一次数据传输 支持普通周期结束、重试结束、错误结束等总线周期形式 支持用户自定义的标志:采用MASTER/SLAVE体系结构 支持多点进程(
FIR-FILTER
- 用于CCS环境下的FIR滤波器设计程序。使用PING PONG 结构，256位数据。-FIR FILTER
CPU
- 运用vhdl硬件描述语言在quartus II开发环境下独立设计与实现了基于精简指令集的五级流水线CPU的设计与实现。该流水CPU包括：取指模块，译码模块，执行模块，访存模块，写回模块，寄存器组模块，控制相关检测模块，Forwarding模块。该CPU在TEC-CA实验平台上运行，并且通过Debugcontroller软件进行单步调试，实验表明，该流水线CPU消除了控制相关、数据相关和结构相关。-Using vhdl hardware descr iption language developm