搜索资源列表
MOORE
- 状态机设计，用VHDL进行MOORE型状态机的设计。原程序以及波形图
MEALY
- 状态机设计，用VHDL进行MEALY型状态机的设计。由于两个程序本身有延时现象，本实验进行了改进。
vhdl
- 经典双进程状态机（含test beach）,很好的内容,供大家学习交流
ADCcaiyang
- 模数转换器AD976采样控制器程序Verilog实现，基于状态机实现
FSM_Moore
- 有关VHDL的Moore状态机程序，希望对大家有所帮助
08_VHDL_simulation2
- 台湾人梁奕智写的VHDL编程学习的PPT讲义，里面包括内容有D触发器、寄存器、累加器、计数器、有限状态机等非常有用的内容。
VHDL-XILINX-EXAMPLE26
- [VHDL经典设计26例]--在xilinx芯片上调试通过--[01--1位全加器][02--2选1多路选择器][03--8位硬件加法器][04--7段数码显示译码器][05--8位串入并出寄存器][6--8位并入串出寄存器][7--内部三态总线][8--含清零和同步时钟使能的4位加法计数器][9--数控分频器][10--4位十进制频率计][11--译码扫描显示电路][12--用状态机实现序列检测器的设计][13--用状态机对ADC0832电路控制实现SIN函数发生器][14--用状态机实现AD
fsm_cal
- 用状态机实现一个逻辑运算单元,该逻辑运算单元拥有常规的计算功能.状态机保证层次清晰,用门级电路搭建而成,可以直接综合并且流片.
STATE
- 带同步复位的状态机，使用VHDL代码编写
STATE1
- VHDL源代码，莫尔型状态机，使用VHDL语言编写
STATE2
- VHDL源代码，使用VHDL语言编写，莫尔型状态机
STATE3
- VHDL源代码，使用VHDL语言编写，异步复位状态机
STATE4
- VHDL源代码，使用VHDL语言编写，米勒型状态机
STATE5
- VHDL源代码程序，使用VHDL语言编写，米勒，莫尔型状态机
SignalTapII7.2_LAB
- a一的个非常经典的演示说明,其中有状态机的表述
ALTERA_DE2_FSM_VHDL
- This an exercise in using finite state machines.基于ALTERA的DE2开发 平台，设计一个有限状态机FSM(finite state machines).
zhuangtaijijtd_VHDL
- 用VHDL 和有限状态机的方法设计了主干道与支干道的交叉路口交通信号灯无人自动管理的控 制系统。将路口红绿灯的各种亮灯情况定义不同的状态,路口状况定义为触发条件,组成有限状态机
statemachine
- 状态机是FPGA系统工程应用中应用较多的工具 能有效实现系统的逻辑功能
VHDL
- 本文介绍了VHDL硬件描述语言基础，包括： 1.简介 2.基本结构 3.基本数据类型 4.设计组合电路 5.设计时序电路 6.设计状态机 7.大规模电路的层次化设计 8.Function and Procedure
SIMTUT_TB.VHD
- 用StateCAD设计一个“串进并出的加法器”状态机，并使用StateCAD测试激励生成器设计测试激励，验证该状态机，掌握完整的StateCAD设计流程.