CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 搜索资源 - 相位相关

搜索资源列表

  1. xiangguan

    0下载:
  2. 相关分析算法程序。相关分析法可以实现对相位的测量,具有较强的抗噪声能力。其中包括C程序,和算法。编译环境Keil。
  3. 所属分类:单片机(51,AVR,MSP430等)

    • 发布日期:2008-10-13
    • 文件大小:10kb
    • 提供者:sharp
  1. vhdl

    1下载:
  2. 本设计中应用硬件描述语言Verilog HDL描述相位累加器,相位调制器,正弦波、方波、三角波、心电波形四个独立的波形存储器,并描述频率控制、相位控字、幅度控制单元及波形切换等相关的功能单元。-Application of the design described in Verilog HDL hardware descr iption language phase accumulator, phase modulator, sine, square, triangle wave, the fo
  3. 所属分类:VHDL编程

    • 发布日期:2017-04-03
    • 文件大小:4.15kb
    • 提供者:kelly
  1. pinglvji

    0下载:
  2. 做的等精度频率计,采用等精度测量原理,即利用双计数器“相关计数”和“硬件同步分频”实现高低频率的等精度的测量。用FPGA实现频率测量、周期测量、时间间隔测量、相位测量及脉冲宽度的测量。所有的测量功能都由VHDL语言编程实现。-I do other precision frequency meter, use and other precision measuring principle, namely the use of dual-counter " related counts&qu
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:49.94kb
    • 提供者:yangqiuyue
  1. CyclonePLL

    1下载:
  2. Cyclone™ FPGA具有锁相环(PLL)和全局时钟网络,提供完整的时钟管理方案。Cyclone PLL具有时钟倍频和分频、相位偏移、可编程占空比和外部时钟输出,进行系统级的时钟管理和偏移控制。Altera® Quartus® II软件无需任何外部器件,就可以启用Cyclone PLL和相关功能。本文将介绍如何设计和使用Cyclone PLL功能。 PLL常用于同步内部器件时钟和外部时钟,使内部工作的时钟频率比外部时钟更高,时钟延迟和时钟偏移最小,减小或调整时钟
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-25
    • 文件大小:541.04kb
    • 提供者:裴雷
  1. ganshe

    0下载:
  2. 基于偏振相移和相关分析,提出一种高分辨率、方便实现的干涉条纹细分原理.该原理将细分环节由电 子线路信号处理部分向前移,通过干涉条纹强度分布综合信息的分析与处理来实现,即通过具有高分辨率的 偏振相移操作,对干涉相位进行相位调控,使干涉条纹强度分布回到位移起始时的状态,则与相位调控量对应 的光程,即为位移的λ/2小数倍部分.由于偏振相移采用具有极大放大倍数的硬件机械运动实现,因而能取得 可靠的高分辨率细分.理论分析和模拟结果显示,该干涉条纹细分原理可容易地达到nm级细分分辨率 -
  3. 所属分类:DSP program

    • 发布日期:2017-04-03
    • 文件大小:344.84kb
    • 提供者:陈建军
  1. HLJ

    0下载:
  2. 黑龙江方案相关文件(7级中继、相位检测、信号强度)-Heilongjiang program related documents [7 relay, phase detection, signal strength]
  3. 所属分类:SCM

    • 发布日期:2017-05-03
    • 文件大小:832.19kb
    • 提供者:吴玉保
  1. CORDIC

    0下载:
  2. 本文首先研究了多相滤波器组信道化的实现和基于CORDIC算法对信道化后的信号进行瞬时幅度、瞬时相位、瞬时频率的测量。简要介绍了信号的调制方式和调制方式识别的相关理论-failed to translate
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-12-09
    • 文件大小:6mb
    • 提供者:赵迪
  1. PHA

    0下载:
  2. Verilog编写的两路信号的相位测量相关内容,可计算两路信号的相位差,及当前频率-Verilog prepared by the two-way signal phase measurements related content, calculate the phase difference between two signals, and the current frequency
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:748byte
    • 提供者:常艺
  1. ADSP

    0下载:
  2.   设x(n) = x1(n) + x2(n),x1(n)是窄带信号,定义为x1(n) = sin(0.05πn +φ),φ是在[0, 2π)区间上均匀分布的随机相位。x2(n)是宽带信号,它由一个零均值、方差为1的白噪声信号e(n)激励一个线性滤波器而产生,其差分方程为x2(n) = e(n) + 2e(n-1) + e(n-2)。   (1)计算x1(n)和x2(n)各自的自相关函数,并画出其函数图形。据此选择合适的延时,以实现谱线增强。   (2)产生一个x(n)序列。选择合适的μ
  3. 所属分类:DSP program

    • 发布日期:2017-04-08
    • 文件大小:93.74kb
    • 提供者:liang
  1. AT89C52-danpianji

    0下载:
  2. (1)交通信号灯控制器为两相位(基本部分),可设置为三相位或四相位,设有平 峰时段、早高峰时段、午间高峰时段和夜间时段四个时段,时段的起止时间可以 根据交通工程相关课程的知识确定; (2)通过键盘进行相位、时段设定,设置相应的信号周期、绿灯时间等,黄闪设定 为三秒,闪三次;时间单位:秒; (3)具有红绿灯倒计时功能; (4)具有紧急车辆优先功能,设紧急车辆通过十字路口需要5秒,若此时为红灯, 则转为绿灯,倒计时5秒,让紧急车辆通过;若此时为绿灯,则判断剩余的时间是
  3. 所属分类:SCM

    • 发布日期:2017-05-04
    • 文件大小:201.05kb
    • 提供者:祖金涛
  1. SPI

    0下载:
  2. SPI(Serial Peripheral Interface,串行外设接口)是Motorola公司提出的一种同步串行数据传输标准,是一种高速的,全双工,同步的通信总线,在很多器件中被广泛应用。 SPI相关缩写 SS: Slave Select,选中从设备,片选。 CKPOL (Clock Polarity) = CPOL = POL = Polarity = (时钟)极性 CKPHA (Clock Phase) = CPHA = PHA = Phase = (时钟)相位
  3. 所属分类:嵌入式/单片机编程

    • 发布日期:2017-12-21
    • 文件大小:6kb
    • 提供者:helimpopo
搜珍网 www.dssz.com