搜索资源列表
PIC16F917+eV1527
- 初始化工作完成后，当单片机通过SCI接收完一字节数据后就会产生SCI接收中断，另外，当单片机完成一次A/D后也会产生中断。在产品中断后，程序即进入中断服务子程序，要完成数据的缓存、缓存管理及组帧、数据传送工作。
12F629_PT2262IR
- 初始化工作完成后，当单片机通过SCI接收完一字节数据后就会产生SCI接收中断，另外，当单片机完成一次A/D后也会产生中断。在产品中断后，程序即进入中断服务子程序，要完成数据的缓存、缓存管理及组帧、数据传送工作。
315M
- 初始化工作完成后，当单片机通过SCI接收完一字节数据后就会产生SCI接收中断，另外，当单片机完成一次A/D后也会产生中断。在产品中断后，程序即进入中断服务子程序，要完成数据的缓存、缓存管理及组帧、数据传送工作。
LM358
- 初始化工作完成后，当单片机通过SCI接收完一字节数据后就会产生SCI接收中断，另外，当单片机完成一次A/D后也会产生中断。在产品中断后，程序即进入中断服务子程序，要完成数据的缓存、缓存管理及组帧、数据传送工作。
fifov1
- FIFO（先进先出队列）通常用于数据的缓存和用于容纳异步信号的频率或相位的差异。本FIFO的实现是利用 双口RAM 和读写地址产生模块来实现的.FIFO的接口信号包括异步的写时钟（wr_clk）和读时钟（rd_clk）、 与写时钟同步的写有效（wren）和写数据（wr_data） 、与读时钟同步的读有效（rden）和读数据（rd_data） 为了实现正确的读写和避免FIFO的上溢或下溢，给出与读时钟和写时钟分别同步的FIFO的空标志（empty）和 满标志（full）以禁止读写操
74HC595
- 找了很久才找到的。现上传上来共享。 M74HC595 是一个八位串行输入，平行输出的位移缓存器；平行输出为三态输出。在SCK 的上升缘，串行数据由SDI输入到内部的八位位移缓存器，并由Q7’输出。 而平行输出，则是在LCK 的上升缘，将在八位位移缓存器的数据存入到八位平行输出缓存器。当OE 的控制讯号为低致能时， 平行输出端的输出值，等于平行输出缓存器所储存的质。而当OE 的控制讯号为高电位，也就是输出关闭时，平行输出端会维持在高阻抗状态。. M74HC595 保持了和一般74HC5
S3C44B0X-test
- s3c44b0 的开发板测试的所有源代码及程序！！！汇编代码主要完成系统初始化，包括： 禁止看门狗； 禁止所有中断； 初始化存储器（包括SDRAM）； 设定锁相环倍频； 使能所有单元模块时钟； 初始化堆栈； 设置中断等等 C语言代码主要是应用代码，包括： 设置使用指令缓存； 修改系统主时钟为32MHz； IO端口功能、方向设定； 初始化中断； 初始化DMF50081液晶模块； 蜂鸣器测试； 液晶显示测试； LED输出测试；
system
- 对saa7113缓存的逻辑控制单元实现，缓存是512kB的sram。
ab
- 系统要求安全可靠（系统具备数据缓存转发，缓存门禁记录数不低于5000条，终端死机自启和数据备份能力），运行稳定（系统可用率要求在95％以上，服务器、网络以及外供电源等问题除外）DDS设备经过严格的长时间不间断工作测试，保证设备达到44000小时的连续无故障工作时间，可 保存多达50，000条事件记录。且DDS已有相当多系统正常连续工作超过了6年。 DDS是国际性品牌，系统在世界各地有良好的应用业绩。 在供电电源方面，有良好的过载及短路
pingpang
- 实现乒乓缓存，用verilog语言编写！
VxWorks_mbusC
- VxWorks系统上基于M总线控制系统的设计与实现.pdf ：研究基于VxWorks嵌入式实时系统下M 总线控制系统的软件设计思想和实现方法．该系统需要设置两 个各自独立运行的实时任务． 达到对外部设备进行控制的功能．第1个任务负责收集命令和通过传感器采集到 的数据，并设定命令优先级；第2个任务负责解释执行，并发送命令执行后的啊应，两个任务之间通过命令缓存链 表进行锺信．此设计思想简单、高效，可以被广泛应用在与M 总线相关的其他控制系统中
CACHEtest
- 华恒S3C44B0X开发板带的测试源程序，用于单驱动并测试缓存。
Uart
- ARM7的UART驱动程序 可以自由配置缓存大小 驱动函数集 以及接口简单 很适合初学者提高自己的驱动开发能力的参考程序 产品级别的代码 注释很详尽 但需要自己提供IRQ部分的初始化部分程序 本作者不提供 程序为原创
VHD
- 低电平脉冲状态的捕抓（多个）缓存并 用减小的并口线输出
P1
- MSP430 PS/2键盘接口程序 LCD1602显示。 程序包含对PS/2键盘发送数据的处理，以及如何通过查找表显示所收到的数据，并通过显示缓存显示到1602液晶上。
AT91RM9200-ARM--CP15-MMU-CACHE
- 基于ARM AT91RM9200芯片的PDC和CP15协处理器的详细讲解，包括高速缓存的MMU存储系统和 CACHE的寻址。-PDC based on ARM AT91RM9200 chip co-processor and a detailed explanation CP15, including the cache and MMU CACHE addressing storage system.
fifo
- FIFO 是一种先进先出数据缓存器，这是一个同步FIFO的VHDL源程序，将FIFO分成几个模块进行设计，最后用顶层文件进行模块化设计。-FIFO is a FIFO buffer, which is a synchronous FIFO in VHDL source code, will be divided into several modules FIFO design, top-level files Finally, the modular design.
阻塞模式主要用于无窗口、多线程处理中
- 阻塞模式主要用于无窗口、多线程处理中。启动服务之后应该启动一个线程来轮询DTU数据，收到数据后直接处理，或放数据缓存，再由其他线程来处理。-Blocking mode is mainly used for non-window, multi-threaded processing. After the start the service should start a thread to poll the DTU data, received data directly, or put the d
FIFO_8_8
- FIFO先进先出队列，一种缓存、或一种管道、设备、接口（Verilog HDL程序,内附说明）-FIFO FIFO queue, a cache, or a pipeline, equipment, Interface (Verilog HDL program, containing a note)
scanner1
- 能够实现驱动层的加密与解密，但是没有实现缓存清除，对初学者来说是不可多得的源码-To achieve layer-driven encryption and decryption, but the flush did not materialize, for beginners it is a rare source! !