搜索资源列表
Abus_fifo_ram_V1
- 该模块是基于verilog语言编写的双口ram模块，可将该该模块作为缓存模块使用-surpost ram write/read
FPGA_FIFO
- FPGA中同步FIFO的使用小结，FPGA中的FIFO，分为同步FIFO，异步FIFO和双向FIFO。同步FIFO一般用于数据的缓存，异步FIFO一般用于跨时钟域的同步上。-FPGA use in synchronous FIFO summary, FPGA' s FIFO, divided into synchronous FIFO, Asynchronous FIFO and two-way FIFO. Generally used for data synchronization b
DM6446_vga_loop
- DM6446外挂640X480的TFT真彩液晶驱动！本人亲自从linux复杂的缓存驱动中分离出来，目前是一个初始化的代码，能把屏幕显示一个纯色！对于做linux开机启动画面来说很重要！可以移植到U-BOOT下！此代码在CCS下编译通过！-Plug the DM6446 640X480 TFT true color LCD driver! I personally drive from the linux cache complex separated, is now an initializat
FIFOverilog
- 在FPGA进行数据的缓存，在跨时钟域应用较为广泛-Data cache, in the widely used cross-clock domain
DE2_CCD_sobel
- 读写SDRAM程序，CCD采集以及VGA显示缓存大有帮助-SDRAM read and write procedures, CCD collection of great help, and VGA display buffer
fm25h20
- spi接口，DSP发送数据，FPGA缓存起来，然后通过spi口写进fm25h20芯片里面-Spi interface, DSP send data, FPGA, and then through the spi cache up mouth written into fm25h20 chip inside
test_sdram
- 对SDRAM进行读写，工程内部分为PLL以及复位处理模块、写SDRAM逻辑模块、读SDRAM逻辑模块、SDRAM读写封装模块、读写缓存FIFO模块、串口发生模块等。工程基于altera的Quartus II 10.1进行设计，使用更高版本的软件均可。-SDRAM read and write for the project is divided into the internal PLL and reset processing module, SDRAM write logic block,
as_fifo3
- 用FIFO实现FPGA实现大量数据的缓存，便于大数据量交换。-FPGA implementation using FIFO to achieve large amounts of data cache, a large amount of data to facilitate exchange.
keyboard_led
- dsp时测试7279键盘LED接口的测试程序,将多通道缓存串口1引脚作为通用IO脚用-dsp keyboard driver
3D-MEMS-Accelerometer
- 研究了一种新型三维MEMS加速度计的性能特点和工作原理。针对加速度计的输出接口特点，设计了基于数字信号处理（DSP）芯片的数据采集系统，实现对加速度计信号的高速实时采集。利用多通道缓存串行口MCBSP实现SPI总线方式的数据采集，并采用两个DMA控制器实现了数据的实时传输和存储。基于设计的DSP数据采集系统，对采集的数据进行了处理，分析了加速度计在一定温度下的偏值稳定性和输出重复性，评估了加速度计的性能。-A novel three-dimensional MEMS accelerometer
dtu
- 启动服务之后应该启动一个线程来轮询DTU数据，收到数据后直接处理，或放数据缓存，再由其他线程来处理用来定义宏电dtu的工作线程-After the start the service should start a thread to poll the DTU data, received data directly, or put the data cache, and then from the other thread to handle the electricity used to de
ram32
- 并行RAM程序，2位并行读取，可以参考用于要求高速缓存的设计。-Parallel RAM program, two parallel reading, you can refer to the cache for the required design.
EDAhelper
- 因而，SDRAM常作为数据缓存应用于高速数据传输系统中。目前，许多嵌入式设备的大容量、高速度存储器都采用SDRAM来实现，而且大多都是用专用芯片完成其控制电路，这不但提高了设计成本，而且使系统的硬件电路变得复杂。随着FPGA在嵌入式系统中的广泛应用，如果我们能够结合具体的需要，利用FPGA来设计自己的SDRAM控制器，这些问题就迎刃而解了-During University I studied computer networks have some knowledge about compute
fifo
- 用vhdl语言实现对八位数据进行缓存的控制-With VHDL language implementation to eight of the data cache of control
doublebuffer
- 本工程在DM642平台上利用ping-pong缓存技术实现了图像的二值化处理。 -This ping-pong caching technology works on the DM642 platform, binary image processing.
COM
- 基于uCOS的串口模块，包含接收和输出缓存，已测试。-uCOS_II based RS232 module, including input and output buffer. The code has been tested.
buffer
- 一个串行接收，并行发送的缓存器，其数据存储使用双端口SRAM（一读一写）实现，SRAM大小为深64、宽32位（64字×32位，使用提供的双端口SRAM见目录rf2shd4）。缓存器按一位串行输入接收数据，缓存器位置全满后不再接收串行数据输入；并根据读数请求，按接收数据的顺序，将接收完整的32位数据发送出去，并标记该缓存器位置为空，又可以放置新的串行输入数据。 设计了同步和异步两种串行发送方法。-Receive a serial, parallel send buffer, the data
STM32F103ZET6-SD-Waveform-recorder
- STM32F103ZET6 神舟III号开发板 四通道数据采集 SD卡储存 MDK IAR 工程文件 通过板在外部256K的SRAM 缓存 1ms采集一个点 一次采集可持续64S时间 采集完毕输出为TXT文件 可用origin做分析 基于3.5官方库 和FATFS0.09 -STM32F103ZET6 Shenzhou III development board four channel data acquisition SD card storage The MDK IAR
13.Flash-Writing
- cc2430节点向flash缓存写入数据的相关代码，适用于51单片机，用C语言实现。-The cc2430 node to write data to the flash cache code for 51 single-chip using C language.
DE2_LCM_CCD_detect_b
- 本程序基于Altera公司的DE2平台完成仓库的实时监控并对移动的目标进行自动识别和报警的FPGA设计，研究重点就是图像采集和移动目标识别的FPGA实现。采用Altera公司的DC2模版对视频进行采集并将采集到的图像信息进行缓存，通过监视器实时显示，采用帧间差分法对采集到的帧图像进行运动检测，当仓库中有运动情况的时候，两个图像间灰度会出现异常，通过对灰度异常的侦测完成仓库移动目标的识别并蜂鸣器报警。-Complete real-time monitoring of the warehouse a