搜索资源列表
uart_fifo
- FPGA与PC的串口通信代码，使用了FIFO作为数据的缓存。-FPGA and PC serial communication code, use the FIFO as cached data.
st554
- 这是st16c554的完整驱动程序源码，包括寄存器读写，数据缓存-this is driver source for chip st16c554.In it ,there are some function about how to operate register,how to mem for data
F28335_SCI_Example
- 基于F28335的SCI串口通信程序。本程序的特点是代码简单、高效。本代码共包含三个工程文件：1、基本通信（实现了最基本的通过SCI协议通讯的功能。上位机下发一个字符或字符串，下位机原样返回该字符或字符串）；2、SCI通信FIFO版（在1的基础之上启用了FIFO缓存接收或发送的数据）；3、SCI通信FIFO与中断版（通过启用FIFO功能减少对CPU资源的占用，且数据的发送与接收处理均在中断中完成）。此三个程序基本验证了F28335的SCI模块所有功能。-F28335 of SCI-based s
stm32-iap-small-data
- 1.此代码基于红牛开发板，请根据自己的板子进行修改。 2.通过修改网上的代码实现，修改前的功能开了一个很大的缓存接收app数据，然后一次性全部数据写入， 但是这个在实际应用中没多大用，所以修改为一次写入128个字节。 3.程序flash的偏移地址为0x8010000，所以app编译前应该在mdk中设置 Option窗口->Target页->IROM1,start 改为 0x8010000 4.设置中断向量重映射，我用的方法是在app端的main函
CCD-data
- 单片机作为主控，对CCD的数据进行采集、缓存（FIFO）、传输（RS485）的程序。单片机为C8051F5-MCU as the master of CCD data acquisition, cache (FIFO), transmission (RS485) program. C8051F500 microcontroller
video_center_scan_scaler_alpha_blend
- 本工程实现两路视频信号阿尔法通道混合(alpha blend), 视频信号黑点中心 点扫描定位，期间用到视频帧缓存（frame cache）、视频信号缩放(scaler)等，且用到ram、DDR2等作为缓存，是很值得参考的视频图像处理工程。-scaler,alpha blend,ddr2 controller,center scan, frame cache, dpram, etc by verilog, include code and discr iption
tlkcsharp
- 一个公司的设备采集项目用到的数据实时采集终端程序 可以动态监控多个模拟量、开关量及485接口传递的数据，支持本机数据缓存，支持实时远程传递数据，支持实时动态图表显示数据状态-Real-time collection project a company s equipment used in data collection terminal program You can dynamically monitor multiple analog, digital, and 485 trans
SD_Card
- sdhc卡spi扇区读verilog例程。包含sdhc卡初始化模块及一个扇区读模块，扇区读完数据放在一个fifo中缓存，为之后的工作做准备，可以集成到自己的项目中。已经在闪迪8Gsdhc卡上亲测成功-sdhc card sector read spi verilog routine. Initialization module and a read module contains sdhc card sector, the sector read data in a cache fifo in
SDR-SDRM
- 该工程对三星SDR SDRAM（K4S641632）进行读写，工程内部分为PLL以及复位处理模块、写SDRAM逻辑模块、读SDRAM逻辑模块、SDRAM读写封装模块、读写缓存FIFO模块、串口发生模块等-The project of Samsung SDR SDRAM (K4S641632), read and write, internal engineering points for PLL and reset processing module, SDRAM logic module, S
Queue
- C语言写的实现对循环队列的操作，可用于网络或串口中作为接收缓存，不停的获取数据进行处理。-C language implementation of circular queue operation, network or serial port can be used as the receive buffer, constantly get data for processing.
KMP
- 模式匹配算法KMP封装。非常适合从数据流中查找子字符串，尤其是嵌入式编程，非常好用。不同于常见的遍历字串查找，该方法不需要指针回溯和数据缓存，单片、ARM或无操作系统环境下，非常好用，更适合同时查找多个字符串。-请键入文字或网站地址，或者上传文档。 取消 Móshì pǐpèi suànfǎ KMP fēngzhuāng. Fēicháng shìhé cóng shùjù liú zhōng cházhǎo zi zìfú chuàn, yóuqí shì qiànrù shì biā
bram_shift_reg_w16x3072
- 使用 xilinx blockram 做连续shift 在图像处理中 做多行缓存很方便-Using blockram Xilinx as a continuous shift in the image processing to do more than the cache is convenient
BSP_UART
- stm32F103 uart 2fifo接收通道，发送缓存大小自我修改-stm32F103 uart 2fifo Sending and receiving channel to set the size of the cache
BSP_USART1
- STM32串口程序，中断发送接收，128字节缓存，很好用，很实用-STM32 serial program, the interrupt to send and receive, 128 bytes cache, useful, very practical
loopbuffer
- stm32f103rft6 循环缓存代码
Synchronous-FIFO
- FIFO是英文FIRST-IN-FIRST-OUT的缩写，是一种先进先出的数据缓存器，它与普通存储器的区别是没有外部读写地址线，这样使用起来非常方便，但是缺点是只能顺序读写数据，其数据地址由内部读写指针自动加1完成 FIFO的主要功能是基于对双口RAM的读写控制来完成的，根据双口RAM的数据存储状况产生空满信号。双口RAM指的就是能同时对RAM进行读写操作的RAM存储器 -FIFO is an abbreviation of the English FIRST-IN-FIRST-OUT,
PPRAM-test
- 乒乓缓存，用vhdl编写，用fpga内部ram-Ping-pong buffer, using vhdl to write,
Proj_Cache
- 高速缓存的Verilog HDL实现。（包括直接相联和组相联）-Cache Verilog HDL implementation. (Including directly linked and set associative)
uart_fifo
- 一份带有FIFO缓存的UART源码，采用verilog编写，实现批量数据的传输，数据缓存量可以通过修改源码中的FIFO的深度来改变。-This is a UART with FIFO. The UART is programmed using verilog, it can transmit or receive batch data. The amount of data buffered can be changed by changing the depth of FIFO.
PingPang_buffer_20160526
- 源码仿真 乒乓 缓存，实现数据流的传输，含有仿真测试文件，vivado工程。-Source simulation ping-pong cache data stream transmission, the file containing the simulation test, vivado project.