CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 搜索资源 - 视频 目标跟踪

搜索资源列表

  1. fpga

    1下载:
  2. 基于现场可编程门阵列( Fie ld Programmab le Ga teA rrays, FPGA )硬件平台和背景差分算法设计一个静态背景下 的视频移动目标检测与跟踪系统, 并详细给出系统的实现过程。检测结果表明: 采用FPGA硬件实现系统设计, 极大地提高了 系统的处理速度, 在静态背景下, 可以实时、准确地检测和跟踪到移动目标。-Based on field programmable gate array (Fie ld Programmab le Ga teA rrays,
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:569427
    • 提供者:chdj
  1. tms3206713

    0下载:
  2. 关于DSP TMS3206713的一些资料,包括DSP C6000的反汇编,dsp实时内核在视频目标跟踪系统中的应用,DSP算法标准及其应用-Some information about the DSP TMS3206713, including DSP C6000 disassembly, dsp real-time kernel in the video tracking system, DSP Algorithm Standard and its application
  3. 所属分类:DSP program

    • 发布日期:2017-06-13
    • 文件大小:21256675
    • 提供者:解德鹏
  1. 99262861DSP-C6000-DM642DEMO

    0下载:
  2. Opencv移植到DSP的代码,主要功能是视频监控,智能监控运动目标跟踪-Opencv transplant to the DSP code, the main function is to video surveillance, intelligent monitoring moving target tracking
  3. 所属分类:DSP program

    • 发布日期:2017-12-01
    • 文件大小:16259436
    • 提供者:chenguichun
  1. IVS-meanshift

    0下载:
  2. 该文件是在VC++环境下运行的运动目标视觉分析。包括高斯模型背景提取,calman和meanshift滤波来实现跟踪,最终通过视频界面完成是否障碍入侵并报警-The file is a visual analysis of moving objects in VC++ environment running under. Including the Gauss model background extraction, Calman and meanshift filter to realize
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-05-18
    • 文件大小:4696004
    • 提供者:zhangcheng
  1. Tracking.tar

    0下载:
  2. c语言编写的,在dsp上实现的简单视频目标跟踪算法,运用滑窗的方式。内含实验报告及说明。-c language, the dsp to achieve a simple video target tracking algorithm, using the sliding window approach. Contains test reports and descr iption.
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-05-07
    • 文件大小:1457774
    • 提供者:江宸瀚
  1. tnn7_code_201212141110

    2下载:
  2. 人脸检测与跟踪是一个重要而活跃的研究领域,它在视频监控、生物特征识别、视频编码等领域有着广泛的应用前景。该项目的目标是在FPGA板上实现实时系统来检测和跟踪人脸。人脸检测算法包括肤色分割和图像滤波。通过计算被检测区域的质心来确定人脸的位置。该算法的软件版本独立实现,并在matlab的静止图像上进行测试。虽然从MATLAB到Verilog的转换没有预期的那样顺利,实验结果证明了实时系统的准确性和有效性,甚至在不同的光线、面部姿态和肤色的条件下也是如此。所有硬件实现的计算都是以最小的计算量实时完成的
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-22
    • 文件大小:63488
    • 提供者:合发
搜珍网 www.dssz.com