搜索资源列表
decoder(vhdl)
- 这是用VHDL编写的译码程序,程序简单易懂-VHDL prepared decoding procedures that are simple to understand
EDA4.3
- 一个简单的交通灯程序(包括验证,主程序,和译码程序),在ALTER DE2板上实现
work3CNT4BDECL7S
- 7段数码显示译码器设计7段数码是纯组合电路，通常的小规模专用IC，如74或4000系列的器件只能作十进制BCD码译码，然而数字系统中的数据处理和运算都是二进制的，所以输出表达都是十六进制的，为了满足十六进制数的译码显示，最方便的方法就是利用译码程序在FPGA/CPLD中来实现。例子作为七段译码器，输出信号LED7S的7位分别接数码管的7个段，高位在左，低位在右。例如当LED7S输出为“1101101”时，数码管的7个段g、f、e、d、c、b、a分别接1、1、0、1、1、0、1；接有高电平的段发亮
RFID13
- 根据曼彻斯***的编码原则（参见本刊2001年第一期《一种采用曼码调制的非接触IC卡读写程序编制》），非接触ID卡采用上升沿对应着位数据“0”，下降沿对应着位数据“1”，微控制器通过检测U2270B输出数据位的跳变来实现对曼彻斯***的译码。在现实工作中，数据信号会受到调制、解调、噪声各种效应的影响，其上升沿和下降沿存在抖动，可采用键盘消抖的办法来消除抖动的影响。根据非接触ID卡64位数据循环发送以及其数据绪构特点，即数据流中第64位为“0”，第1位至第9位为“1”。据此，将“01111111
viterbi_node_sync_design
- 一个完整的viterbi译码程序和测试的程序
译码
- EDA常用双LED显示译码程序，将四位二进制数译码为七位对应于LED7位输入的高低电平信号-EDA common dual LED display decoding procedure will be four binary decoding for seven LED7 spaces corresponding to the input signal circuits
VHDL_TP3067_PCM.用VHDL写的控制TP3067实现PCM编译码程序
- 用VHDL写的控制TP3067实现PCM编译码程序 包括系统原理图，VHDL源程序,各部分电路仿真。及完整的课程设计报告 ,To use VHDL to write the control of TP3067 to achieve PCM encoding and decoding procedures, including system schematic, VHDL source code, the part of the circuit simulation. And complete
RSdecoder.rar
- cpld/fpga RS(204,188)译码器的verilog程序,cpld/fpga RS (204,188) decoder of the Verilog program
infrare.rar
- 红外接收译码程序，汇编编写，红外接受头采用一体化接受头，HS0038,Infrared receiver decoding process, the compilation of the preparation, infrared to accept the first use of the integration of the first to accept, HS0038
viterbi.rar
- 这是一个用VERILOG HDL语言编写的viterbi译码程序,This is a language VERILOG HDL by the viterbi decoding process
keeloq-C.rar
- 滚动码的软件译码程序，通过用 C语言实现滚动码的译码,Rolling code software decoding process, by using C language implementation of the rolling code decoder
Chapter10
- 第十章的代码。 本书通过100多个模块实例，详细地讲解了Verilog HDL程序设计语言，全书共分13章，内容涉及VerilogHDL语言基本概念、建模、同步设计、异步设计、功能验证等，实例包括各种加法器/计数器、乘法器/除法器、编码器/译码器、状态机、SPIMaster Controller、I2C Master controller、CAN ProtocolController、Memory模块、JPEG图像压缩模块、加密模块、ATA控制器、8位RISC-CPU等及各个实例模块相
0809chengxu
- AD0809程序，ADC0809 是8 位逐次逼近型A/D转换器。它由一个8路模拟开关、一个地址锁存译码 器、一个A/D 转换器和一个三态输出锁存器组成（见图1）。多路开关可选通8个模拟通道， 允许8 路模拟量分时输入，共用A/D 转换器进行转换。三态输出锁器用于锁存A/D 转换完 的数字量，当OE 端为高电平时，才可以从三态输出锁存器取走转换完的数据。-AD0809 procedures, ADC0809 is an 8-bit successive approxima
VHDL38decoder
- VHDL 语言实现 38译码器 文件中包括 程序 源代码 还有 testbench 测试程序-38 decoder VHDL language implementation, including program source code file, there are testbench test procedures
viterbi
- verilog程序，实现了（2，1，4）卷积码编码，和基于回溯算法的维特比译码器-verilog program to achieve the (2,1,4) convolutional code encoding, and algorithm based on the back of the Viterbi decoder
jianpanyima
- 键盘译码程序是开发项目中最常用到的程序，它的好坏，直接影响着整个程序！现在介绍一个使用非常广泛的Keil C51键盘译码程序。 -err
RS_enc_dec_JPL_publ
- RS(255,223)译码程序，且符合标准的CCSDS格式-RS (255223) decoding process, and in accordance with the standards CCSDS format
5、译码器实验
- 这是单片机中的译码器实验程序，仅供初学者学习和使用。(This is a singlechip decoder experimental procedures for beginners to learn and use.)
动态数码管（带译码器）程序
- 动态数码管（带译码器）的全部源程序。分为各个模块。(Dynamic digital tube (with decoder) of all source code. It is divided into modules.)
动态数码管（不带译码器）程序
- 本文档包含了动态数码管（不带译码器）的所有源程序，分为各个模块。(This document contains all the source code of the dynamic digital tube (without the decoder), and is divided into modules.)