搜索资源列表
ajaxdatavalidate
- (重要) 您上载的源码为何会被站长不采用或帐号被删除？ 1.源码太简单 2.不是源码 3.缺少文件 4.所选类别和开发环境不对 5.乱写说明-(important) you uploaded the source code that will not be adopted by the head of Account or deleted? 1. FOSS too simple two. FOSS is not three. Lack of documentation 4
yinyuebofanqi
- 1.走时,六位LED7段数码管接24小时制显示时钟。 2.一个按键实现选曲（2～3首歌），并且要将所选的曲号通过显示器显示出来。 3.一个按键用来实现播放，播放结束后正常显示时钟，一个按键用来实现停止。 4.通过单片机的P1口的某个输出口驱动喇叭发出不同音节的声音。
CDMA_Workshop_2.7.zip
- 写号步骤： 1、将手机连通CDMA Workshop 2.7，在security选项卡里的 spc中点击读取，将000000填入spc里的方框，点击spc钮选择send， 于是显示spc解锁成功。 2、点击“nam”选项卡，将min填入10位码（就是imsi码去掉46003剩下的），将mcc填入460，mnc填入03，填入imsi15位码，banner填入你想填的字符（我填的中国电信），点击写入即可 3、这一步，就应该写入akey码了（如果不知道AKEY，可以通过电信机房关闭鉴权，但是不
Untitled-1
- 选号器,可一次刷10个4位数号码!爽啊!刚刚做出来的!-选号, and brush can be a 4-digit number 10!爽啊! Just done!
kexiugaisj
- 51单片机小程序，P0.0－P0.3外接7447七段数码段选，P0.4-P0.6外接7438为七段数码管位选，P2口为4*4矩阵键盘第十号键为修改小时，第十一号键为修改分钟，其它每一行对号入座-51 SCM applet, P0.0-P0.3 external digital seventh paragraph 7447 election, P0.4-P0.6 external 7438-bit digital tube for the seventh election, P2 mouth fo
shunmaguanxianshidianlu
- 用VHDL语言编写一个八位数码管显示电路，每个数码管的八个段分别连在一起，八个数码管分别由八个选通信号选择。被选通的数码管显示数据，其余关闭-With the VHDL language to write a eight digital tube display circuit, each digital tube eight segments are connected together, the eight digital tube are respectively composed of
adda
- 文件名称: A/D实验--采样、存储和显示实验.ASM 文件标识: none 适用器件: 89C51 ①ADC0809的片选CS1连A15，RAM6116的片选CS3连A14。 ②要求在ADC0809的输入端加上不同的模拟信号，通过键盘输入ADC0809的通道号并启动A/D转换， 采集N个（如N=256）数据存入外部RAM中，打开XDATA窗口，检查实验结果。 注意：①在进行A/D采样前，应先检查ADC0809的参考电压是否正确。 （要求ADC0809的参考电压值Vr
STC12c5a60s2-Uart-test-V1.0.0
- STC12C5AS60单片机通过串口输出测试选项到电脑端，在电脑端选择回复测试号进行相应项目测试，可选测试项目包括EEPROM读写测试，扩展SRAM读写测试，ADC测试，按键中断测试，连接的GSM模块相关测试等。-The STC12C5AS60 microcontroller to the PC through the serial port output test options on the computer side, select the test number for the corr
LED
- DSP的SPI工作原理DSP，CPLD，74HC595（串入并出的移位器），共阳数码管。SPIMOSI和 SPICLK直接从DSPJIE接到了74HC595的SER和SRCLK，作为数据和时钟信 号的输入，SPICS由CPLD引出来控制74HC595的选通。-DSP SPI works DSP, the CPLD, 74HC595 (string in and out of the shifter), Yang digital tube. The SPICLK SPIMOSI and d
design_5
- 将48M时钟信号分频为1Khz信号，并由dig（2：0）输出。因为实验板的七段译码显示器均公用同一数据线，所以必须提供一个较快的扫描信号（由于人的视觉停留，这个扫描信号必须要大于20hz，系统设计中用的是1Khz）通过扫描将选手号和抢答倒计时和答题倒计时显示分时显示在不同的七段译码显示器上，此系统中用dig（2：0）三位通过3_8译码器分时选3个七段译码显示器。-48M clock signal divider 1Khz signal by the output of the dig (2:0)
two_ADF4350_vhdl_code
- 该程序实现：控制两个ADF4350的VHDL程序；多个选通信号的编码。-The realization of the program control: two ADF4350 VHDL program a plurality of gate signal coding.
lab06
- 设计一4*4bit的寄存器文件 具备一组读端口及一组写端口 通过读端口可从0~3号的任意地址读取数据 通过写端口可向0~3号的任意地址写入数据 读写端口为“全双工”的工作方式 0~3号寄存器的复位值依次为“1、2、4、8” sw4~sw7为写数据端口 sw2~sw3为写地址；sw0~sw1为读地址；led0~led3用来显示读数据；写使能用按键实现；读使能可选 -Design of a 4* 4bit register file includes a read por