搜索资源列表
how_to_develop_embeded_system_with_c
- 目前很多嵌入式系统以DSP 为核心构建，但是，采用汇编语言开发DSP 系统存在开发 难度大、开发周期长、维护性差等缺点，应用C 语言开发DSP 系统是广大嵌入式开发者的 迫切要求。有关单片机的C 语言开发有相当多的资料可以参考，而DSP 系统的C 语言开发 却很少见。本文以TI 公司的DSP 器件TMS320F24X 系列为例，讲述怎样用C 语言开发一 个完整的DSP 嵌入式系统
hgb_pci_host
- 内有一PCI 主 和PCI从，PCI TARGET 都是公开代码的，是工程文件，有仿真工程，使用说明。觉得好的就推荐一下。 本PCI_HOST目前支持： 1、 对目标PCI_T进行配置； 2、 对目标进行单周期读写； 3、 可以工作在33MHZ和66MHZ 4、 支持目标跟不上时插入最长10时钟的等待。 ALTERA的PCI竟然收费的！！！软件里面调试仿真了半天，终于调通了，到了下载就突然弹出窗口说包含了有限制的IP CORE，是限制使用的
longperiodfibergratingcoupledmodetheory
- 详细介绍了长周期光纤光栅的耦合膜理论，并进行了仿真，且具有仿真结果-Described in detail the coupling of long period fiber grating film theory, and simulation, and simulation results have
prbsforip
- 本文设计了一种简捷而又高效的伪随机序列产生方法，最后通过统计对比，说名这种方法产生的随机序列不仅周期长 还具有两好的随机特性-This paper designed a simple and efficient method for the selection of pseudo-random sequence, and finally through statistical comparison, saying that this method of random sequence gen
qicedianlusheji
- 警器电路是汽车电子防盗报警器的核心部分，在保障汽车安全方面起着关键作用，它的可靠性指标至关重要。对汽车电子防盗报警器电路进行可靠性设计，提高其工作可靠性，保证其长时间无故障的工作。对于提高产品的市场竞争力和保障汽车安全具有重要的意义。 针对过去电子电路系统的设计仅仅进行功能设计，然后进行反复的试验测试，直到达到满意效果为止，其设计周期长，费用高等缺点，本文提出汽车电子电路系统的可靠性设计分析方法，具体为深入研究了汽车电子电路系统的可靠性目标值确-警器电路是汽车电子防盗报警器的核心部分，在保障汽车
shiyanMUL
- 设计一台嵌入式CISC模型计算机（采用定长CPU周期、联合控制方式），并运行能完成一定功能的机器语言程序进行验证，程序功能可从以下3类中任选一个： ●输入1到8之间的任意一个整数N，求1到N之间的所有数的平方和并输出显示，和为单字长。 -To design a model of embedded CISC computer (using fixed-length CPU cycles, joint control mode), and run to complete a certai
pulse
- 实现功能简述:verilog写的 本模块主要功能是产生一个确定时钟周期长度（最长为256个时钟周期）的脉冲信号，可以自己设定脉冲长度，输出的脉冲信号与时钟上升沿同步 脉冲宽度 = pulsewide + 1 时钟周期 输入一个启动信号后，可以产生一个固定时钟周期长度的脉冲信号，与启动信号的长短无关！脉冲宽度可调！-Functional Descr iption of the module to achieve the main function is to produce a
GOLD_VHDL
- 论文讨论的是基于VHDL 实现在系统编程平衡GOLD 码逻辑电路设计，给 出周期与相位可编程平衡GOLD 码生成电路设计方案。该方案由最长线性移位寄存器 与可选反馈支路构成。-Discussion paper is based on VHDL programming to achieve a balance in the system logic circuit design GOLD code given cycle and phase balance GOLD programmabl
vhdl2
- vhdl语言正弦信号发生器设计，传统的用分立元件或通用数字电路元件设计电子线路的方法设计周期长,花费大, 可移植性差。本文以正弦波发生器为例,利用EDA 技术设计电路,侧重叙述了用VHDL 来完 成直接数字合成器(DDS) 的设计,DDS 由相位累加器和正弦ROM 查找表两个功能块组成,其 中ROM查找表由兆功能模块LPM-ROM来实现。-The traditional use of discrete components or general purpose digital cir
zxcpu
- 用VHDL语言设计了一个含10条指令的RISC处理器。假定主存可以在一个始终周期内完成依次读写操作且和CPU同步，系统使用一个主存单元。处理器指令字长16位，包含8个通用寄存器，1个16位的指令寄存器和一个16位的程序记数器。处理器的地址总线宽度16位。数据总线宽度16位，取指和数据访问均在一跳蝻数据总线。处理器支持包含LDA，STA，MOV，MVI，ADD，SUB，AND，OR，JZ，JMP十条指令。其中仅有LDA和STA是访存指令。-VHDL language design with a R
1111
- 所谓的 LED 灯具，顾名思义，是指灯具产品采用 LED (Light-emitting Diode，发光二极管) 技术做为主要的发光源。LED 灯具的灯泡体积小、重量轻，，不易破碎，且亮度衰减周期长，使用寿命可长达 50,000-100,000小时，远超过传统钨丝灯泡的 1,000 小时及萤光灯管的10,000 小时。由于 LED 灯具的使用年限可达 5 ~10 年，所以不仅可大幅降低灯具替换的成本，又因其具有极小电流即可驱动发光的特质， LED 也同时拥有省电与节能的优点。要深入了解可以去淘
TMS320C6416V1.1
- 数字信号处理器（DSP）作为一种可编程专用芯片，是数字信号处理理论实用化过程的重要技术工具，在语音处理、图像处理等技术领域得到了广泛的应用。但对于算法设计人员来讲，利用汇编语言或C 语言进行DSP 功能开发，具有周期长、效率低的缺点，不利于算法验证和产品的快速开发.C6000是高性能数字信号处理器。-Digital signal processor ( DSP ) as a programmable chip, digital signal processing theory practical
IIS
- IIS 模块的结构图，SCK、WS和SD分别是 IIS 的三根信号线，SCK 是驱动时钟， WS是字选择信号，SD 是数据。SCK 由总线时钟分频而来，分频比可配。WS是占空比为 50％的周期性信号，高低电平分别对应左右（或者右左）声道，周期长度和音频数据的字长 有关。IIS 的数据（SD 信号）的变化比字选择（WS）晚一个时钟。IIS 支持8 位、16位、 32位字传输，数据的传输支持 DMA模式。在单声道模式下，左右声道输出同样的数据。 -IIS module structu
modelsim_image_processing
- 使用fpga开发图像处理时往往会遇到各种困难，调试周期比较长，尤其是输入输出接口。但我们想先研究算法，所以这里给出了一个工具，可以帮助我们实现这个功能。这个工具作为辅助工具，算法实现部分可以通过modelsim来完成-Image processing using fpga development often will encounter various difficulties, debug cycle is relatively long, especially input and outpu
MIPS-and-CPU-design-and-simulation
- 兼容MIPS指令集的CPU设计与仿真 处理器架构为多周期，指令用32为字长（取指占一个周期），4k的存储器（指令存储器和数据存储器分开），IO与存储器统一编制，能支持20条指令以上-MIPS instruction set compatible CPU design and simulation
keyscanverilogCX
- 这里有完整的verilog按键消抖程序（经过验证的），有图有真相，本程序是依据特权老师的程序自行改编的，由于按键消抖仿真时间较长，这里是假定16个时钟周期便于仿真。内有详细说明！我在网络上目前只能查找到程序，却找不到仿真程序和解说配套的资料，本文件彻底填补了这一空缺，对于初学者很有帮助！-Here are complete verilog keys away shaking program (proven), picture is truth, this program is based on
keyscanverilogCX
- 这里有完整的verilog按键消抖程序（经过验证的），有图有真相，本程序是依据特权老师的程序自行改编的，由于按键消抖仿真时间较长，这里是假定16个时钟周期便于仿真。内有详细说明！我在网络上目前只能查找到程序，却找不到仿真程序和解说配套的资料，本文件彻底填补了这一空缺，对于初学者很有帮助！
fir
- FIR滤波器的FPGA实现，串行移位算法，运行周期长但资源利用率低。-FIR filter FPGA, serial shift algorithm, but the long-running cycle of low resource utilization.
单摆自测仪
- 单摆自测仪功能描述： （1）自己用按键设定时间 （2）自己用按键设定摆长 （3）红外感应自动计数 （4）数码管实时显示计数个数 （5）计数时蜂鸣器提示 （6）自动计算半周期个数 （7）自动计算周期 （8）自动计算重力加速度 （9）用液晶显示周期、半周期个数和重力加速度(Function descr iption of the project: (1) Using the button set the time by yourself (2) set the length with the but
fen
- 分频器,可以实现时钟分频，频率变小则周期变长(Frequency divider, can realize clock frequency division, frequency becomes smaller, then the cycle becomes longer)