搜索资源列表
top
- 脉冲多普勒雷达回波信号相干积累的VHDL源程序-pulse Doppler radar echo signal coherent accumulation of VHDL source
Hardmc_n
- CCS环境下，二相编码脉冲压缩雷达算法研究（包含整个项目）
fourxiang
- CCS环境下，四相编码脉冲压缩雷达算法研究（包含整个项目）
sin
- CCS环境下，脉冲压缩雷达线性调频时域处理算法研究（包含整个项目）
n_LFM
- CCS环境下，脉冲压缩雷达频域处理算法研究（包含整个项目）
VHDL-radar
- 脉冲多普勒雷达回波信号相干积累的VHDL源程序-Coherent pulse Doppler radar echo signal accumulation VHDL source code ，it is easy to use
DSP-FPGA1
- 用altium designer画的一个脉冲雷达信号源的硬件原理图。有dsp和fpga。-Altium designer painting with a pulse radar signal source hardware schematics. There dsp and fpga.
radar_pulse
- 对雷达的分选脉冲描述字部分 的DSP程序,主要使用Ｃ语言实现的算法 -Separation of the radar pulse descr iptor part of the DSP program, the main algorithm using C language
radar_pulse_freq
- 对雷达的脉冲全景图部分进行编写的DSP程序,主要使用Ｃ语言实现的算法 -Panorama of the radar pulses DSP program written in part, the main algorithm using C language
new_jilei15
- 脉冲累加器完成对15脉冲累加。用于雷达测距-inpuse add
DSP_Finals
- 使用DSP对雷达回波信号进行脉冲压缩、MTI及MTD处理。-Using DSP for echo signal pulse compression radar, MTI and MTD treatment.
sp6ex14
- verilog,ISE工程。倒车雷达实例，每100ms产生1个超声波测距模块所需的10us高脉冲激励，并用数码管以16进制数据显示经过滤波处理的回响信号的高脉冲计数值（以10us为单位），与此同时，蜂鸣器根据障碍物远近，也会相应的发出不同频率的响声。-verilog, ISE project. Reversing radar instance, every 100ms high pulse generating 10us required an ultrasonic ranging module