搜索资源列表
异步FIFO存储器的控制设计
- 异步FIFO控制器的设计 主要用于异步先进先出控制器的设计。 所用语言Verilog HDL.-asynchronous FIFO controller design for the main asynchronous FIFO controller design. The language used Verilog HDL.
FIFO
- 一个可以综合的Verilog 写的FIFO存储器 内附文档说明-a comprehensive Verilog can write FIFO memory attached document shows
FIFO
- 异步FIFO控制器的Verilog设计与实现
FIFO-DC
- FIFO的Verilog程序 已在modelsim中编译通过 并且可以通过DC进行综合
fifo
- 高速FIFO，verilog设计。速度高达130Mhz
fifo
- 一个同步FIFO，包括testbench，
fifo
- 使用Verilog语言编写，把FPGA配置成一个fifo
fifo-ram
- 采用Verilog语言描述的FIFO和双端口RAM源代码。
fifo
- 同步FIFO( Verilog HDL )
FIFO
- 介绍异步FIFO结构的，对搞微电子的有用
FIFO
- verilog开发的FIFO，经过验证，有完整版本的测试程序，经典之作
FIFO
- 异步FIFO verilog实现 异步FIFO verilog实现
FIFO
- VHDL源代码程序，使用VHDL语言编写，一个FIFO的代码实现工程
FIFO
- FIFO的源代码，对FIFO设计有帮助，有借鉴意义，帮助学习VHDL编程
fifo-1117
- 这是异步FIFO的VHDL实现代码，已经在FPGA上通过实践证明，运行状态良好
fifo-
- 异步fifo设计文档,有需要者可以看看.
fifo
- 使用VHDL编程的异步FIFO程序 经调试可运行
fifo
- 用双端口ram实现异步fifo，采用格雷码，避免产生毛刺。
FIFO
- 用VHDL语言编写的实现FIFO的设计，经编译下载成功
异步FIFO的VERILOG实现（格雷码）
- 使用格雷码实现异步FIFO