搜索资源列表
COUNT
- 这是一个十六进制的加减计数器源代码，把其修改一下就可以用其他进制了-This is a hexadecimal addition and subtraction counter source code, its change it can use other hex of the
timer
- 能够实现小时（24进制）、分钟和秒钟（60进制）的计数功能 具有复位功能 功能扩展：具有整点报时提示、定时闹钟等功能 -To achieve an hour (24 hexadecimal), minutes and seconds (60 hexadecimal) count function function reset function expansion: with the whole point timekeeping tips, regular features such
shumaxianshi
- 系统上电后会有提示音，并且数码管显示0。K1键使数码管进行十六进制减1计数显示，K2键使数码管进行十六进制加1计数显示。数码管显示的同时，发光两极管将显示对应的二进制数。亮表示1，灭表示0-Power system will be prompted after the tone and digital display 0. K1 key for digital control by a count of hexadecimal display, K2 keys for digital contr
jianyishuzizhong
- 一个简易的数字钟，能显示小时、分和秒，是一台按秒计数并显示的计时器，其中秒和分为60进制，小时为24进制计数。-A simple digital clock showing the hours, minutes and seconds, is one count per second and displays the timer, which is divided into 60 seconds, and decimal, hexadecimal count for 24 hours.
DF2C8_03_NixeTube
- ：8 个数码管从 0 开始计数，每次增加 1；每位显示的字符包括从 “0~F”16 个十六进制数； 按下复位按键之后，计数从 0 重新开始。由此可验证数码管、有 源时钟和复位按键等功能。-: 8 digital tube starts counting from 0, for each increase of 1 each displayed character from " 0 ~ F" 16 hexadecimal numbers press the
led
- AT89C2051驱动6位共阴LED管 并将计数65535 每位扫1ms,定时0， 加了码表0-9，其中p1.7\a,,,,,p1.0\h 50h,,,54h,个，十，百，千，万 40h十六进制低位,41十六进制高位-AT89C2051 drive common cathode LED Tube 6 6 AT89C2051 common cathode LED driver tube and count 65535 each sweep 1m
cnt16anddisplay
- 源代码实现十六进制的显示，包括三个模块：分频、计数、显示。适合vhdl的初级读者以及在校大学生-Source code in hexadecimal display, consists of three modules: frequency, count, display. Vhdl for primary readers and college students
CPLD
- 设计一个6进制递增计数器，计数信号通过K0产生并输入。计数结果利用试验仪上的数码管LED2显示。-Design a 6 hexadecimal increment the counter, and enter the count signal generated by K0. Count results on the tester digital tube display LED2.
sy1(1)
- 每按一次按键，累计按键次数并通过LED显示出来，且采用16进制计数。-Each time you press the button, the cumulative number of keystrokes and through the LED display and hexadecimal count.
led_24_terminal
- 这是一段用VHDL语言写的24进制计数器，用数码管显示，我用了例化语句，分为24进制计数器模块，十位译码，个位译码，用cycloneII ep2系列实验板验证，能计数0~23。此程序还可以修改为100以内任何进制计数器。-This is a written in VHDL language 24 a binary counter, using digital tube display, I used the instantiated statements, divided into 24 hex
dianzhen
- 需要实现点阵按列依次并且循环显示的效果，可以分析视觉上可以观察到列的变化，则列的扫描频率必定要远远小于行扫描的频率。在程序中，设置行扫描的频率等于前次实验中数码管扫描的频率，设置列扫描的频率为5HZ，即每0.2s显示亮的一列向前推进一列。在程序中，使用16进制计数作为74HC154的输入：分出5hz的频率，并用其计数，将计数值作为74HC154，则其译码产生的输出变化也为5hz，并且实现每列一次选通。由于每行对应的数码管共阳极。直接赋高电平。则可以实现所需要的功能。行扫面则是要实现先依行点亮，
sp6ex14
- verilog,ISE工程。倒车雷达实例，每100ms产生1个超声波测距模块所需的10us高脉冲激励，并用数码管以16进制数据显示经过滤波处理的回响信号的高脉冲计数值（以10us为单位），与此同时，蜂鸣器根据障碍物远近，也会相应的发出不同频率的响声。-verilog, ISE project. Reversing radar instance, every 100ms high pulse generating 10us required an ultrasonic ranging module
digital-clock-circuit-.ms13
- 数电_Multisim设计_数字时钟电路 (显示时:分:秒 CP 频率 f 1Hz) 【电路说明】 1 基于 74LS160 做三个计数器(时:24 进制,分:60 进制,秒:60 进制) 2 秒针计数器完成一次计数后,进位给分针计数器的 P 和 T。 分针计数器完成一次计数后,进位给时针计数器的 P 和 T。-Digital circuit _Multisim design _ digital clock circuit (Display: hours: minutes